Записки CPU designer'a – Telegram
Записки CPU designer'a
2.93K subscribers
195 photos
2 videos
5 files
292 links
Всем привет. Меня зовут Николай.
Работаю RTL design инженером, амбассадором в RISC-V International.
В свободное время пишу о магии процессоростроения и цифровом дизайне.
Download Telegram
RISC-V Vector красиво и наглядно

Для тех кто устал читать векторную RISC-V спеку в надежде разобраться, чем vl отличается от VLEN и как верно задать SEW/LMUL под вашу задачу на просторах интернета нашел очень крутую презентацию от BSC в рамках проекта EPI.

Кроме разбора и иллюстрации основных терминов в спецификации RISC-V Vector так же сможете найти описание проделанной работы компиляторной команды для поддержи RVV LLVM, а так же сможете поработать с представленным в докладе компилятором на Compiler Explore.
10👍8👌4🔥3🤔2
Ядро с открытым исходным кодом от OpenPOWERFoundation (OPF)

Думали тут только про RISC-V? Наткнулся на интересный проект от OpenPower.

OpenPOWER - это инициатива, разработанная компанией IBM, направленная на создание открытой архитектуры компьютерных систем на основе процессоров POWER.

Документацию на OpenPOWER можно найти в соответствующем разделе сайта организации (Power ISA Version 3.1, документ на 1500+ страниц 0_о)

Пару слов от открытым soft-core IP от OPF.
Проект A2O оказался дружелюбным к opensource тулам - компилируется при помощи verilator, yosys, iveriolog.
Удивляет в проекте богатая документация, например на A2O подготовлен User Manual на 790 страниц.
Так что если есть желание изучить проект подробнее - go ahead.
Для компиляции проекта подготовлены сборочные скрипты, которые можно найти в репозитории, но в качестве таргет FPGA указана ADM-PCIE-9V3 Virtex UltraScale Plus. Так что чтобы засинтезировать проект под данную FPGA нужна соответствующая лицензия Vivado, но как уже упоминалось выше — можно обойтись симуляцией и сборкой при помощи opensource тулчейна. Например инструкции для сборки Litex с Verilator или тестовая симуляция через Cocotb + icarus.

Резюмируя - огромный, хорошо документированный проект, с поддержкой как индустриальных, так и открытых инструментов синтеза/симуляции. Простор для изучения и инженерного творчества огромный.
А как воспользоваться проектом - решайте сами.

И еще пару новостей о OpenPower Foundation (OPF).

1) В первом Efabless Open MPW Shuttle был проект Microwatt (ссылка на ядро ) от IBM. Ядро написано на языке VHDL.

2) Yadro, ранее обладавшая эксклюзивным доступом к разработке процессоров на RISC-архитектуре Power от IBM, приняла решение о выходе из консорциума OpenPower Foundation (OPF).
👍10🔥51🐳1
RISC-V Hackathon, и знакомство с Vyoma's UpTickPro tool

Анонс хакатона за день до закрытия регистрации, все как положено😅

Задача на Хакатоне - отловить баги при помощи программного обеспечения Vyoma's UpTickPro tool .
Информации о том что за ядро, какой набор команд на сайте не представлено. Все подробности расскажут 15-го июля на вводном вебинаре о "design verification challenge"

Если есть время и желания, то советую поучаствовать. Интересный опыт, знакомство с новыми инструментами, а если еще и займете призовые места - крутая ачивка для резюме 😎

Дедлайн регистрации до 14го июля 17:00 по Москве (7.00 AM PST). Участие в хакатоне бесплатное для всех.
Please open Telegram to view this post
VIEW IN TELEGRAM
7👍2🐳1
BeagleV - еще одна отладочная плата с Xuantie C910 на борту

Инженеры из BeagleBoard представили новинку BeagleV.

Отладочная плата оснащена SoC Alibaba T-Head TH1520, использующим архитектуру RISC-V, с четырьмя ядрами RISC-V Xuantie C910 (RV64GCV [с поддержкой векторного расширения v0.7]), а также аудио DSP Xuantie C906, энергоэффективным ядром Xuantie E902, графическим процессором Imagination 3D с производительностью 50 GFLOPS и NPU с производительностью 4 TOPS.
Подробнее про C910 смотри в предыдущих постах на канале: про открытые ядра от t-head и пост про отладочные платы на базе risc-v.

Разработчики из BeagleBoard придерживаются принципов open-source и найти исходники дизайна отладочной платы можно на gitlab'e компании.

Со спекой на плату можно ознакомиться на сайте beagle board.

Из странного USB 3.0 Micro-B как разъем для подключения платы к ПК. Гуру схемотехники и стандарта USB подскажите в комментариях почему вместо type-c ставится такой монструозный разъем?

Видео с анбоксингом платы можете посмотреть тут. Рекомендованная цена новинки ~150$

Что там по аналогам, с чем сравнить? На ум приходит компания StarFive с их платами VisionFive и VisionFive 2. Платы от StarFive по цене/фишкам кажутся интереснее, но Бигль подкупает своим открытым дизайном и исходниками.
👍71
Modern System-on-Chip Design on Arm

ARM выпустили занимательную книгу o проектировании Систем на Кристалле. Прочитать еще не успел, полистал по диагонали, ознакомился с оглавлением - выглядит достойно. Кратко освещаются важные аспекты дизайна и верификации современных Систем на Кристалле - AMBA 5 CHI, Credit-based Flow Control, Snooping, протоколы когерентности кэшей.

Расписаны они не сверхподробно, после прочтения вы с нуля MESI протокол не напишите, но поймете зачем и почему это нужно, куда копать дальше.

К книге можно относиться как к сборнику по ликбезу составных компонентов SoC. Если какая-то тема зацепила, то вперед гуглить, искать лекции, статьи на arxiv/ieeexplore.

Спасибо Владимиру Ефимову из чата Школы синтеза что поделился новостью о выходе книги.

В телеграм-канале, посвященном литературе о микроконтроллерах, вы сможете найти ссылку на скачивание книги, либо можете скачать книгу с сайта ARM.
🔥22👍10🐳1🎃1
Консорциум по разработке RISC-V процессоров

Не так давно я писал о том, что Google делает ставку на архитектуру RISC-V и упоминал о лицензионном конфликте Qualcomm & Nuvia против ARM.

Лицензионные войны, несостоявшаяся покупка Nvidi'ей компании ARM заставила кастомеров ARM задуматься о сложившейся зависимости от разработчика процессорных IP.

В результате последних новостей последовала реакция от крупных игроков в полупроводниковой индустрии — Robert Bosch GmbH, Infineon Technologies AG, Nordic Semiconductor, NXP® Semiconductors и Qualcomm Technologies, Inc. — объединились для совместных инвестиций в консорциум, нацеленный на содействие распространению технологии RISC-V на мировом уровне путем разработки аппаратного обеспечения нового поколения.

Новая компания, созданная в Германии будет нацелена на ускорение коммерциализации будущих продуктов на основе открытой архитектуры RISC-V. Основной приоритет будет сфокусирован на автомобильной промышленности. Германия уже не в первый раз показывает заинтересованность в технологии RISC-V. Например, компания BMW уже участвовала в EPI.

Все более известные участники индустрии переводят RND на архитектуру RISC-V. Этот тренд продолжает набирать обороты и привлекает все больше внимания и интереса.
Stay tuned 😎
🔥18👍4
Новое расширение для x86 от Intel Advanced Performance Extensions (APX)

"В последнее время в микропроцессорах компаний Intel и AMD широко используются идеи, свойственные RISC-архитектуре, так что многие различия
между CISC и RISC постепенно стираются
" Организация ЭВМ и систем.

Intel представила новое расширение APX.
Изменение, которое первым делом бросается в глаза - это удвоение регистров общего назначения (GPRs) с 16 до 32. Это позволяет компилятору сохранять больше значений в регистрах, в результате чего код, скомпилированный для APX, содержит на 10% меньше операций загрузки и более чем на 20% меньше операций сохранения, чем тот же код, скомпилированный для базового уровня Intel® 64. [количественные метрики взяты с сайта Intel].
За счет чего достигается повышение производительности? Сокращается количество операций типа регистр-память, что является отличительной особенностью CISC машин Доступ к данным через паттерн регистр-регистр не только быстрее, но также требует значительно меньше динамической энергии по сравнению с сложными операциями загрузки и сохранения данных через всю иерархию памяти.
Возникает вопрос, тогда почему Intel только в 2023 году решил довести количество регистров общего назначения до 32, когда в RISC этот подход используется не один десяток лет?
Давайте посмотрим на график [см.картинку] разрыва производительности памяти/процессора. В начале 80-х, в золотое время CISC, не было такого разрыва между производительностью памяти/процессора как в наши дни и подход для загрузки/сохранения операндов источников, операндов результата по типу память-память, память-регистр была абсолютно нормальной и типичной практикой.
Яркий пример того времени CISC машина VAX-11 с 12 регистрами общего назначения.
Но технологии не стояли на месте, и такой подход стал вызывать простои процессора из-за долгого обращения к памяти.
Ошибочные представление о развитии технологий у CPU архитекторов порой приводят к необходимости закрывать проблемы производительности специализированными Perfomance Extensions. ⌨️
Please open Telegram to view this post
VIEW IN TELEGRAM
👍17🔥3👀1
OpenSource + OpenSource. Новая отладочная плата на базе CV32E40P от OpenHW

Отладочная плата от компании с названием OpenHW Group не могла быть представлена иначе.

Этот тот случай, когда в открытом доступе буквально все - схематик и pcb файлы на печатную плату, ядро с открытым исходным кодом CV32E40P, открытый SDK на базе Eclipse

Процессор изготовлен по техпроцессу 22FDX на GlobalFoundries. На этом же заводе изготавливались процессоры в рамках первой фазы проекта EPI.
CV32E40P разработан силами ETH Zurich в сотрудничестве с университетом Bologna. Интеграцией конечного процессора и backend дизайном занимались QuickLogic и CMC Microsystems.

C документацией на процессор CORE-V-MCU можно ознакомиться тут. Из интересных особенностей - это интеграция eFPGA от QuickLogic. Как указано в новости - для ускорения AI/ machine learning (ML) задач . В ускорение AI/ML задач на eFPGA верится с трудом так что скорее можно расценивать eFPGA как приятное дополнение к остальной системе.

Так же из фишек — на плате установлен Espressif с поддержкой AWS IoT ExpressLink.

Цена на предзаказ $199.00 без учетов доставки. Условия и способ доставки смотри на сайте краудфандинговой компании
👍14🔥3🎉3
А что посмотреть/почитать про последние тренды в производстве чипов? Сейчас все расскажу 😎

Завтра начинается RISC-V Summit China. Конференция пройдет с 23 по 25 августа. Сейчас можно ознакомиться со списком докладов и ждать пока на официальном ютуб-канале RISC-V зальют видео с докладами.
С расписанием докладов можно ознакомиться по ссылке.
Для себя отметил доклад CEO Syntacore с темой "Is RISC-V ready for the application class workloads?"

Вторая конференция это HOT Chips. Она пройдет 27-29 августа.
Пару слов про горячие чипы. На конференции "Hot Chips" крупнейшие компании из мира полупроводников, такие как Intel, AMD, NVIDIA и многие другие, представляют свои новейшие продукты и технологические достижения.
Это событие считается одним из ключевых мест для получения информации о будущем микропроцессорного дизайна и трендах в индустрии.

С нетерпением жду доклад от SiFive "Detailed Architecture Analysis and Key Features of SiFive’s latest high-performance out-of-order Vector Processor". Среди дизайн центров vpu с поддержкой OoO также есть у Semidynamics и не так давно его представила компания Syntacore.

Так же будут анонсы новых семейств FPGA hi-end класса от AMD и Intel
AMD Next Generation FPGA Built From Chiplets
Intel’s Agilex-9 Direct RF FPGAs with Integrated 64 GSPS Data Converters

А пока что самое время ознакомиться с докладами прошлых лет. По ссылке можно изучить программу 2022-го года [а если в ссылке заменить 34 на 33, то получите сборник докладов 21-го года]. Какой доклад почитать/посмотреть? Intel’s Ponte Vecchio GPU. Тут узнаете про Deep Learning AI, ускоритель для датацентров. В 21-м году понравился доклад про Neoverse N2 от ARM.

В заключение хочу подчеркнуть важность того, чтобы оставаться в курсе событий и следить за последними новинками в индустрии микропроцессорного дизайна. Мир технологий развивается стремительно, и каждая конференция или семинар может предоставить уникальные знания и понимание новых тенденций.

Stay tuned 😎
Please open Telegram to view this post
VIEW IN TELEGRAM
👍25💯1
Но мы же с вами знаем, что на все достаточно одной инструкции mov 🤭
😁27👍3🤩3🤪2
За что заслуженно можно поругать RISC-V так это за документацию. Если к ратифицированной спецификации Unprivileged/Privileged нареканий почти нет, то к оформлению спецификации на RVV, вопросы имеются.

Например, что раздражает в спецификации на RISC-V Vector, так это очень криво и неудобно составлен список инструкций,по моему субъективному, но единственно верному мнению 🤪

Список инструкций в adoc читается так себе. Если приноровиться все становится проще, но все еще не слишком удобно. А помимо этого у RISC-V Vector еще и куча intrinsic, а иметь под рукой актуальный список intrinsic'ов было бы очень удобно.

На просторах linkedin наткнулся на такой ресурс.

На этой странице вы можете найти список всех инструкций, определенных в RVV 1.0, иллюстрацию их кодировки, ссылки на реализацию в Spike, а также актуальный список всех intrinsic RVV.

И до кучи вам принес ссылку на intrinsics viewer, с удобным фильтром по типу операции: load/store, float-point, integer, bitwise, e.t.c.

Удобно, наглядно, делюсь 👌
11👍10🙏1
This media is not supported in your browser
VIEW IN TELEGRAM
DOOM 🔫

На недавно прошедшем европейском RISC-V Summit компания Semidynamics продемонстрировала преимущества векторизации на примере запуска DOOM на FPGA с софт-процессором Atrevido.

Теперь вы можете найти версию fbDOOM, адаптированную под векторное расширение RISC-V на github'e Semidynamics

Например, по этой ссылке можно посмотреть, как выглядит векторизация функции отрисовки текстур.

На представленном видео показаны два видеоряда, генерируемых на FPGA с тактовой частотой 25MHz. Видно разницу между работой OoO ядра Atrevido с подключенным векторным сопроцессором и без него. Разницу в приросте FPS можно увидеть на видео в начале поста или посмотреть демонстрацию с комментариями от директора Semidynamics на YouTube.

Для удобства счётчик FPS аппроксимирован к частоте реального процессора, а не прототипа на базе FPGA.
Please open Telegram to view this post
VIEW IN TELEGRAM
🔥23👍3🎉1
Презентации с конференции HotChips 2023

Конференция HotChips завершилась в воскресенье, и уже сегодня в интернете появились доклады с этого мероприятия.

Мой список must see:

1) SiFive P870 RISC-V: Одной из самых заметных новинок стал анонс ядра серверного класса SiFive P870 RISC-V. Особое внимание привлекла поддержка OoO VPU, и имплементация выполненная в виде двух независимых векторных конвейеров. Особенно впечатляет глубина ROB, составляющая 1120 инструкций.
Для сравнения, у 3-летнего Apple M1 эта глубина была около 630 инструкций.
До момента релиза SiFive P870 только компания Semidynamics предлагала OoO VPU на рынке IP-core. Для application задач в SiFive решили использовать вектора длиной 128 бит. Так же стоит отметить, что эти конвейеры не симметричные. Операции деления и permutation отведены одному конвейеру, а задачи маскирования другому. В остальном конвейеры идентичны, оба имеют блоки обработки криптографических инструкций.

Однако, не все идут по этому пути. Например, BSC для HPC-задач активно продвигает идею использования сверхдлинных векторов размером 16Кbit!!! Подробнее аспекты и детали VPU от BSC смотри в статье про Vitruvius+.
Это показывает, как одно и то же ISA расширение может быть адаптировано под разные задачи.

2) Презентация Arm Neoverse V2: Этот доклад также вызвал большой интерес. В нем проводилось сравнение с первым поколением Neoverse. Напомню, что NVIDIA относительно недавно выпустила CPU (не GPU), на базе Neoverse V2. Судя по всему получилось у них очень неплохо.
NVIDIA Grace демонстрирует прирост производительности до 2,5 раз и увеличение эффективности в 3,5 раза в сравнении с AMD EPYC Milan. В проекте европейского импортозамещение EPI, так же используют ARM Neoverse, но первого поколения.

Больше докладов с прошедшей конференции HotChip можно найти тут.
🔥14👍7🍌1
Сhips And Cheese или hidden gem в мире новостей о полупроводниках.

Нашел Записки CPU designer'a здорового человека крутой ресурс и спешу с вами им поделиться.

В современном интернете много ютуб-каналов и новостных агрегаторов, засоренных кликбейтными новостями или преувеличенной значимостью событий.
Например, недавно все бурно обсуждали новость о банкротстве компании Байкал, хотя речь шла о компании Т-платформы.

Сложившаяся тенденция современной журналистики сподвигло энтузиастов создать ресурс, который бы предоставлял актуальные новости, утечки, обзоры и анализ технологий без преувеличений, с подтвержденными/официальными источниками информации.
Основная цель ресурса — обеспечивать читателям надежную, проверенную и прозрачную информацию, подлинность которой можно легко проверить по официальным анонсам.

Сайт открылся не так давно, судя по датам публикаций, первая была представлена в Декабря 2020-го.

На момент написания поста успел прочитать буквально две статьи.
Что меня приятно удивило, в статье FP Scheduler Layout, неожиданно для себя нашел линк на крутые Ph.D тезисы по имплементации Superscalar Out-of-Order x86 soft-core на FPGA. Теперь нужно видимо прочитать всю диссертацию, чтобы понять как аспирант получил лицензию на имплементацию x86 soft-core и поддержку какого множества из ISA х86 автор работы реализовал (так что ли можно было🤔).

Хотите обзор китайского Loongson? Пожалуйста. Отечественных процессоров в коллекции статей не нашел.

"Chips And Cheese" представляется перспективным ресурсом для всех, кто ищет объективную и актуальную информацию в области полупроводников. В эпоху информационного шума и многочисленных кликбейтных заголовков такие ресурсы становятся настоящей отдушиной и островком спасения для профессионалов и энтузиастов индустрии🎩
Please open Telegram to view this post
VIEW IN TELEGRAM
👍15🔥53
Для эффективной работы с арифметикой с плавающей точкой полезно иметь инструменты, позволяющие конвертировать числа из шестнадцатеричного формата IEEE-754 в экспоненциальную запись и обратно. Такие конвертеры так же помогают лучше понять суть fp-арифметики, а так же здорово помогают при подготовки лекций и презентаций. Вот подборка таких конвертеров и инструментов для визуализации чисел в формате IEEE-754 [и чуточку Posit, конечно🎩]:

1. FloatConverter: Отличный инструмент для работы с форматом типом данных float32. Здесь наглядна показана кодировка IEEE-754, а так же эффекты изменения шага мантиссы при увеличении экспоненты.
2. Float to Hex: Удобный инструмент для преобразования hex в десятичную запись дробных чисел и обратно для 32/64-битных представлений IEEE-754.
3. FloatInfo: Новый инструмент, который предлагает вывод формулы, представление результата в рациональной записи и поддержку многих форматов, включая IEEE-754 64/32/16, bfloat16 и posit64/32/16/8.
4. Exploring Binary: Этот инструмент поддерживает 32/64-битные представления IEEE-754. Особенностью является широкий спектр представлений исследуемого числа, включая различные формы научной записи.
5. IEEE-754 visualization: удобный инструмент для визуализации представления числа в формате IEEE-754, особенно полезный на этапах изучения работы формата.
6. Half-Precision Visualization: в данной статье о формате fp16 на числовом графике можно изучить распределение значений half-precision арифметики.

Также, вам может быть полезен этот курс по арифметике с плавающей точкой на YouTube.

И в завершении поста рекомендую ознакомиться с размышлениями Jeff Johnson'a в 2018-м году о адаптации float point математики для AI приложений.
Please open Telegram to view this post
VIEW IN TELEGRAM
🔥19👍10🍌1
Media is too big
VIEW IN TELEGRAM
На китайский видеохостинг выложили записи докладов с RISC-V Summit China 2023.

Если вы ждали запись выступления Александра Редькина, CEO Syntacore, на тему "Is RISC-V ready for the application class workloads?", можете посмотреть доклад по этой ссылке или в видео, прикрепленном к этому посту.

Спасибо русскоязычному комьюнити RISC-V за оперативную публикацию актуальных новостей.
Всем кто следит за развитием RISC-V и ищет сообщество единомышленников рекомендую подписаться на коллег.
👍262
It's literally me! 🍷
Первая 1000 🎉

Спасибо всем подписавшимся!
Рад что многим заходит технический контент про цифровому проектированию и новостям в мире полупроводников.
Вас же целая 1000 уже.
Лично для меня 1000 человек очень внушительное число. Чтобы вас всех вместе разместить это примерно 3-4 лекционных аудитории нужно забронировать😅

Дальше-больше!

p.s. кто отпишется после этого поста - никогда не выйдет из обработчика прерываний🤪

Stay tuned 😎
Please open Telegram to view this post
VIEW IN TELEGRAM
55👍18😁92🤡2❤‍🔥1
Принес вам чтиво выходного дня

Статья
от исследователей из университета Pisa, Italy и Barcelona Supercomputing Center на тему применения сжатых вещественных числе в AI приложениях.
Считайте новинка - статья появилась на arXiv всего неделю назад 🤓

Статья исследует возможность сжатия чисел с плавающей запятой меньшей точности для глубоких нейронных сетей и предлагает метод распаковки/расжатия перед вычислениями, что может улучшить эффективность использования ресурсов и снизить нагрузку на кэш, при условии определенных архитектурных параметров.

Одной из активно обсуждаемых идей в последние несколько лет является использование формата Posit для хранения чисел в формате fp32 в 16-битном представлении Posit. Это сделано с целью снижения нагрузки на кэш и увеличения пропускной способности при передаче данных в вычислительные блоки. За такой трюк в пересылке данных заплатим точностью передаваемого числа и аппаратурой для конвертации fp32 -> posit16 и обратно, в то время, как для bfloat16 это происходит практически бесшовно, но с большей потерей точностью.

Основной акцент в статье сделан на работу с bf16, работа с Posit видимо оставила еще ряд нюансов, которые будут рассмотрены в следующих работах (либо я что-то проглядел когда читал статью).
Результаты и метод исследований найдешь в статье👌
🔥9👍6
У симулятора RIPES появилась web версия.

Если хотите вкатиться в изучении в computer architecture теперь это стало проще и доступнее.

В ripes вы можете настраивать микроархитектуру ядра: выбирать между однотактным и конвейерным ядром, добавлять механизмы разрешения конфликтов в конвейере и выбирать 32- или 64-битную архитектуру. Также предоставляется возможность менять конфигурацию кэша, алгоритм замещения данных и исполнять собственный код, c/asm.

Автор канала применял этот симулятор при подготовке лекции о влиянии конфигурации иерархии памяти на производительность процессора.

Запись лекции доступна на YouTube, а презентацию и материалы для лабораторных работ можно найти на GitHub.
🔥3331
Отличная подборка полезных материалов по RISC-V от Альянса RISC-V.

В подборке приведены ссылки на симуляторы, эмуляторы, учебные курсы и материалы различных мировых вузов, литературу по тематике архитектуры RISC-V.

Данный материал подготовлен как дополнение к анонсу конкурса на разработку и внедрение учебных материалов по RISC-V.

Пришло время обновить мой RISC-V Awesome list, за 2 года успел устареть😅
🔥20👍4🤩1