fpx: easy USB‑C power for all your devices

https://fpx.oxplot.com/

Маленькая платка с USB Type-C и PowerDelivery триггером.

Подключаешь к заряднику с PD - получаешь на выходе: 5В, 9В, 12В, 15В, 20В, в зависимости от конфигурации и параметров зарядника. Как бы ничего такого - таких триггеров на Али вагон, но прикольный способ конфигурации. Связь через фотоэлемент на плате и область на сайте, которая моргает в соответствии с передаваемыми битиками. Можно настроить напряжение и ток с любого устройства с экраном и браузером.

#usb #usb_pd

LCD Wiki

Смотрел тут дисплейчики на али, и в описании к одному лоту увидел такой сайт:

http://www.lcdwiki.com

Документация, заметки и примеры кода ко всем популярным в DIY дисплеям. Сайт живой и обновляется. Должно быть в закладках, я считаю.

#lcd #display

UPduino V3

* Lattice UltraPlus ICE40UP5K FPGA with 5.3K LUTs, 1Mb SPRAM, 120Kb DPRAM, 8 Multipliers
* FTDI FT232H USB to SPI Device
* ALL 32 FPGA GPIO on 0.1” headers
* 4MB SPI Flash
* RGB LED

Tindie, Github

Чудна логистика во время короновируса. Купил одну плату в начале января - заявлена доставка в 4-6 недель. К концу с 7-ой недели написал продавцу мол не пришло (отправка без трека), он предложил отправить ещё раз. В итоге, в 10-ю неделю приходит повторно отправленая плата, а затем на 12-ой её догоняет первая.
¯\_(ツ)_/¯

#devboard #lattice #fpga

Реверсим паяльную станцию HI-END класса

Занимательное чтиво про DIY индукционную паяльную станцию.

https://habr.com/ru/post/412607/

#soldering #metcal #diy

EE-269 - A Beginner’s Guide to Ethernet 802.3

Обзорный материал от Analog Devices. Кмк, неплохая отправная точка чтобы начать изучать Ethernet и хоть немножко сориентироваться во всех этих страшных аббревиатурах слоев и протоколов.

#ethernet

Gigabit Ethernet 101: Basics to Implementation

И ещё про эзернет в стиле "from zero to hero". Теперь про гигабитный. От общего описания к конкретным практическим советам по трассировке платы с phy.

Статья:
https://resources.altium.com/p/gigabit-ethernet-101-basics-implementation

Пример дизайна:
https://github.com/issus/Gigabit-Ethernet

#ethernet #pcb

Xilinx AXI Verification IP

Наконец дошли руки оформить заметку по Xilinx AXI VIP.

https://esynr3z.github.io/2021-04-24-axi-vip
https://github.com/esynr3z/axi_vip_demo

Прикольный инструмент, но очень интенсивное использование SV заставляет падать симуляторы в разных непонятных ситуациях. Так, например, если в определенном контексте не подключить сигнал к одному из выходов определенного таска - падает XSim. Или если включить определенный режим рандомизации сигнала READY - падает Xcelium. Формально всё легально и по стандарту, но увы ¯\_(ツ)_/¯

#xilinx #fpga #axi #verification

Реализация криптоалгоритмов на ПЛИС

Обязательный must watch.

https://www.youtube.com/watch?v=4SAvu3MPAww

Не знал что переключательная активность в этом деле настолько важный ограничитель, а не ресурсы, например.

Из методов оптимизации порадовал пересбор прошивки с разной оптимизацией под данные и заливка в рамках CI/CD - даже никогда не думал что так можно и нужно кому-то 😅

В общем, однозначный лайк @iDoka

#fpga #crypto

FTDI D3xx драйвер под ARM

Драйвер нужен для чипов серии FT6xx - USB3.0 <-> FIFO.
На страничке загрузок есть версии только под x86, а версия под ARM отсутствует (не запустить либу на малинке например).
https://ftdichip.com/drivers/d3xx-drivers/

Однако, доступ к бета версии драйвера дают по запросу.
https://www.ftdicommunity.com/index.php?topic=342.0

Собственно, вот и архив. Мб пригодится кому =)

#ftdi #usb #ft600 #arm #d3xx

Микро-зажимы

Периодически возникает желание подцепиться к ногам какого-нибудь чипа - заказал вот такие вот зажимы.
https://a.aliexpress.com/_AcST89

Ну, впечатления неоднозначные. Где-то в отзывах видел что реально к ножкам с 0.5мм шагом подцепиться, но у меня так и не получилось как не пытался - пальцы в процессе начинают скользить, да и кончик, куда давить, тонкий довольно - нужна подкладка или деревянные пальцы. Но в целом, более крупные ноги цепляет хорошо и не коротит. На конце имеет силиконовую трубочку, чтобы зажимы между собой не замыкались.

Видел что есть ещё версия "пистолетом" с пластиковым корпусом типа такого
https://a.aliexpress.com/_ATYQZx. Возможно стоит её попробовать, на первый взгляд кажется, что цепляться будет гораздо удобнее.

#debug #hardware #tools

SO YOU WANT TO BUILD AN EMBEDDED LINUX SYSTEM?

Стоящий внимания супер-лонгрид (~200к символов) про эмбэддэд линукс.

This article is targeted at embedded engineers who are familiar with microcontrollers but not with microprocessors or Linux, so I wanted to put together something with a quick primer on why you’d want to run embedded Linux, a broad overview of what’s involved in designing around application processors, and then a dive into some specific parts you should check out — and others you should avoid — for entry-level embedded Linux systems.

https://jaycarlson.net/embedded-linux/

#linux #embedded

TL;DR: APB

Когда-то делал микрообзор этого протокола - основные сигналы и транзакции, без погружения в детали (хотя там и погружаться особо некуда)

#apb #arm #tldr

TL;DR: Avalon-MM

Аналогичный обзор на другой протокол от @evgeniy_bolnov

#altera #intel #avalon #tldr

Сжато про сэмплирование и основы SDR

#adc #sdr #dsp

Частота дискретизации vs полоса пропускания или причём здесь алиасинг

Тут увидел крутые картиночки из пдфки "Software-Defined Radio Handbook" от Pentek (документ выше), которые на пальцах объясняют.

Допустим, у нас АЦП с частотой дискретизации Fs=100МГц, а полоса пропускания у него 350МГц. Сможем ли оцифровать сигнал у которого спектр сосредочен в полосе 20-30МГц? А в полосе 170-180МГц? В обоих случаях да, если корректно учтём "эффект наложения спектров при дискретизации" ака "заворачивание спектров" ака "алиасинг/aliasing".

180МГц? А как же теорема отсчётов/Котельникова/Найквиста/Шеннона и ограничение в Fs/2=50Мгц? Противоречий нет, т.к. в ней речь о том, что сигнал может быть адекватно оцифрован, если его полоса частот не превышает Fs/2 (она в примере 10МГц). Т.е. если частоты в спектре сигнала лежат ниже Fs/2 - они представляются адекватно, но если они лежат выше Fs/2, то происходит "заворачивание"/"наложение" более высокочастотной части спектра на область частот от 0 до Fs/2.

И теперь к картинкам. На Fig.2 условно спектр того, что способен "видеть" наш АЦП - полосу 350МГц (7 зон Найквиста по 50МГц). Представлен в виде бумажной гармошки. Когда происходит дискретизация, то всё что выше Fs/2 накладывается на нулевую зону и искажает её содержимое. Fig.3 - складываем гармошку и просвечиваем её насквозь. Прикольно, что эта аналогия также отражает то, что спектры из чётных зон при наложении зеркально разворачиваются.

Как тогда нормально оцифровать первый сигнал в полосе 20-30МГц (Fig.4)? Перед АЦП поставить антиалиасинговый ФНЧ, который подавит всё что выше Fs/2, и при заворачивании спектра при дискретизации эти зоны влияния не окажут.

Аналогично с сигналом в полосе 170-180МГц. Только нужен теперь полосовой фильтр, который подавит всё, кроме полезной части спектра в четвертой зоне (Fig.5). И тогда спектр оцифрованного сигнала будет содержать только искомый сигнал, правда перенесенный в область 0-Fs/2 и отражённый зеркально (Fig.6).

P.S. я сам только познаю магию ЦОСа по книжке Смита, так что прошу поправить, если где неправ.

P.P.S. Все цифры взяты с потолка и не сопадают с источником картинок.

#dsp #aliasing #adc

FTDI USB-FIFO или режим FT245

Последнее время я довольно много работал с чипами FTDI в качестве переходников USB-FIFO для FPGA: FT232H, FT2232H, FT600, асинхронный и синхронный режимы FT245, самописные ядра на SystemVerilog, ответное ПО на Python - вот это вот всё. Собралась некоторая критическая масса заметок, которые решил причесать и собрать в пост.

https://esynr3z.github.io/2021-07-16-ftdi-ft245

#ftdi #system_verilog

The Myth of Three Capacitor Values

Many designs today include three different value decoupling capacitors, or when using just one capacitor, a small value like 0.1 uF. These recommendations are based on 50-year-old assumptions that do not apply today. It is time to reconsider these out of date, legacy design guidelines.

https://www.signalintegrityjournal.com/articles/1589-the-myth-of-three-capacitor-values

#hardware #analog_design #schematic