позитивслэк – Telegram
позитивслэк
842 subscribers
129 photos
41 files
191 links
ASIC, FPGA, SystemVerilog, UVM. Цифровой дизайн, программирование, духота и мемы. С уклоном в верификаторство.

Обратная связь: @esynr3z
https://news.1rj.ru/str/boost/positiveslack
Download Telegram
Channel created
git init
CummingsSNUG2008Boston_CDC.pdf
1.7 MB
Пожалуй, один из наиболее исчерпывающих гайдов по пересечению клоковых доменов (CDC - Clock Domain Crossing) с примерами на SystemVerilog

- 1-bit CDC techniques
- multi-bit CDC techniques
- naming conventions and design partitioning
- solutions to multi-clock gate-level CDC simulations

#cdc #rtl #system_verilog
Чтобы разобраться в сетях.

Также неплохая серия статей:
https://m.habr.com/ru/post/134892

#computer_networks #ethernet
🔥1
Про ведение проектов в KiCAD

Дружим KiCAD и git
https://jnavila.github.io/plotkicadsch/

Про организацию работы с KiCAD и портабельные проекты
https://hackaday.com/2017/05/18/kicad-best-practises-library-management/

Скрипт, чтобы преобразовать глобальные зависимости в локальные и сделать проект портабельным
https://github.com/esynr3z/kicad-lib/blob/master/noscripts/archive_project/README.md

#kicad #workflow #git
Если нужно вникать в эмбеддэд линуксы и драйверописательство
http://bootlin.com/docs

#embedded_linux
Если нужно будет собирать огромный C/C++ проект
https://habr.com/ru/post/444834

#c #cpp #distributed_computing
Xilinx2017_Multipumping_Flexible.pdf
1.1 MB
Описывается интересная техника расшаривания dsp между задачами - multipumping
#xilinx #multipumping #dsp #fpga
Интересная схема согласования уровней

#level_shifter #schematic