programacao-funcional-e-concorrente-com-scheme.pdf
2 MB
Programação Funcional e Concorrente com Scheme
Jerônimo C. Pellegrini, 2018
Lista de versões: https://aleph0.info/cursos/pp/notas/
Código do capítulo sobre PROLOG: https://gitlab.com/jpellegrini/pll
#pdf #functional #funcional #logic #logica #scheme #lisp #prolog
Jerônimo C. Pellegrini, 2018
Lista de versões: https://aleph0.info/cursos/pp/notas/
Código do capítulo sobre PROLOG: https://gitlab.com/jpellegrini/pll
#pdf #functional #funcional #logic #logica #scheme #lisp #prolog
Assistam o desafio internacional de cyber security. Por enquanto Ásia está liderando.
Fun fact: sabe quantos estão usando kali? Psr, nenhum deles 👍
https://twitch.tv/playcyber
Fun fact: sabe quantos estão usando kali? Psr, nenhum deles 👍
https://twitch.tv/playcyber
Twitch
PlayCyber - Twitch
PlayCyber, powered by Katzcy, delivers epic Cyber Games & Esports for fans, sponsors, and players. Discover more about PlayCyber by Katzcy at https://playcyber.com. Visit our brands at uscybergames.com, wicked6.com, globalcyberleague.com, and ic3.games. #cybersecurity…
👨💻2
Forwarded from vx-underground
Bram Moolenaar, the author of Vim text editor, passed away Thursday, August 3rd, 2023. He was 62.
👾2
Analise do livro da Azeria(blue fox) feito por uma revista de tecnologia alemã
Developer
Buchrezension: Arm Assembly Internals and Reverse Engineering
Eine auf Sicherheitsfachleute zugeschnittene Einführung in ARM Assembly weiß auch generell an Mikrocontrollern Interessierte zu begeistern.
Arm Architecture Reference Manual for A-profile architecture
Até o momento, o manual de referência da arquitetura Arm está com 12940 páginas
#arm #doc
Até o momento, o manual de referência da arquitetura Arm está com 12940 páginas
#arm #doc
Layout do core do zEnterprise EC12
As principais subáreas dentro dessa área do core:
• ISU(Unidade de sequência de instrução) determina a sequência na qual as instruções são executadas no que é referido como arquitetura superescalar
• IFU(Unidade de busca de instrução) lógica para buscar instruções.
• IDU (unidade de decodificação de instrução) a IDU é alimentada
por buffers IFU e é responsável por analisar e decodificar todos os opcodes de z/Arquitetura.
• LSU (unidade de load/store) a LSU contém uma cache de dados 96 kB L1,1 e gerencia o tráfego de dados entre a cache de dados L2 e as unidades de execução funcionais. É res- ponsável por lidar com todos os tipos de acessos de operandos de todas as extensões, modos e formatos, como definido na z/Arquitetura.
• XU (unidade de tradução) essa unidade traduz os endereços lógicos a par- tir de instruções nos endereços físicos na memória principal. A XU também contém o TLB (Translation Lookaside Buffer) usado para incrementar o acesso da memória.
#hardware
As principais subáreas dentro dessa área do core:
• ISU(Unidade de sequência de instrução) determina a sequência na qual as instruções são executadas no que é referido como arquitetura superescalar
• IFU(Unidade de busca de instrução) lógica para buscar instruções.
• IDU (unidade de decodificação de instrução) a IDU é alimentada
por buffers IFU e é responsável por analisar e decodificar todos os opcodes de z/Arquitetura.
• LSU (unidade de load/store) a LSU contém uma cache de dados 96 kB L1,1 e gerencia o tráfego de dados entre a cache de dados L2 e as unidades de execução funcionais. É res- ponsável por lidar com todos os tipos de acessos de operandos de todas as extensões, modos e formatos, como definido na z/Arquitetura.
• XU (unidade de tradução) essa unidade traduz os endereços lógicos a par- tir de instruções nos endereços físicos na memória principal. A XU também contém o TLB (Translation Lookaside Buffer) usado para incrementar o acesso da memória.
#hardware