Assistam o desafio internacional de cyber security. Por enquanto Ásia está liderando.
Fun fact: sabe quantos estão usando kali? Psr, nenhum deles 👍
https://twitch.tv/playcyber
Fun fact: sabe quantos estão usando kali? Psr, nenhum deles 👍
https://twitch.tv/playcyber
Twitch
PlayCyber - Twitch
PlayCyber, powered by Katzcy, delivers epic Cyber Games & Esports for fans, sponsors, and players. Discover more about PlayCyber by Katzcy at https://playcyber.com. Visit our brands at uscybergames.com, wicked6.com, globalcyberleague.com, and ic3.games. #cybersecurity…
👨💻2
Forwarded from vx-underground
Bram Moolenaar, the author of Vim text editor, passed away Thursday, August 3rd, 2023. He was 62.
👾2
Analise do livro da Azeria(blue fox) feito por uma revista de tecnologia alemã
Developer
Buchrezension: Arm Assembly Internals and Reverse Engineering
Eine auf Sicherheitsfachleute zugeschnittene Einführung in ARM Assembly weiß auch generell an Mikrocontrollern Interessierte zu begeistern.
Arm Architecture Reference Manual for A-profile architecture
Até o momento, o manual de referência da arquitetura Arm está com 12940 páginas
#arm #doc
Até o momento, o manual de referência da arquitetura Arm está com 12940 páginas
#arm #doc
Layout do core do zEnterprise EC12
As principais subáreas dentro dessa área do core:
• ISU(Unidade de sequência de instrução) determina a sequência na qual as instruções são executadas no que é referido como arquitetura superescalar
• IFU(Unidade de busca de instrução) lógica para buscar instruções.
• IDU (unidade de decodificação de instrução) a IDU é alimentada
por buffers IFU e é responsável por analisar e decodificar todos os opcodes de z/Arquitetura.
• LSU (unidade de load/store) a LSU contém uma cache de dados 96 kB L1,1 e gerencia o tráfego de dados entre a cache de dados L2 e as unidades de execução funcionais. É res- ponsável por lidar com todos os tipos de acessos de operandos de todas as extensões, modos e formatos, como definido na z/Arquitetura.
• XU (unidade de tradução) essa unidade traduz os endereços lógicos a par- tir de instruções nos endereços físicos na memória principal. A XU também contém o TLB (Translation Lookaside Buffer) usado para incrementar o acesso da memória.
#hardware
As principais subáreas dentro dessa área do core:
• ISU(Unidade de sequência de instrução) determina a sequência na qual as instruções são executadas no que é referido como arquitetura superescalar
• IFU(Unidade de busca de instrução) lógica para buscar instruções.
• IDU (unidade de decodificação de instrução) a IDU é alimentada
por buffers IFU e é responsável por analisar e decodificar todos os opcodes de z/Arquitetura.
• LSU (unidade de load/store) a LSU contém uma cache de dados 96 kB L1,1 e gerencia o tráfego de dados entre a cache de dados L2 e as unidades de execução funcionais. É res- ponsável por lidar com todos os tipos de acessos de operandos de todas as extensões, modos e formatos, como definido na z/Arquitetura.
• XU (unidade de tradução) essa unidade traduz os endereços lógicos a par- tir de instruções nos endereços físicos na memória principal. A XU também contém o TLB (Translation Lookaside Buffer) usado para incrementar o acesso da memória.
#hardware
• Na imagem temos a estrutura do IAS.
Nesse capitulo do livro arquiteturas de computadores, ele fala sobre a primeira geração de computadores a válvula, ele começa comentando sobre o computador IAS, um dos primeiros computadores a implementar o conceito do programa armazenado.
Esse conceito de programa de armazenamento surgiu durante o desenvolvimento do EDVAC, por Von Neumann, assim surgindo um guia para construção de computadores.
Mais informações sobre aqui
#anotações
Nesse capitulo do livro arquiteturas de computadores, ele fala sobre a primeira geração de computadores a válvula, ele começa comentando sobre o computador IAS, um dos primeiros computadores a implementar o conceito do programa armazenado.
Esse conceito de programa de armazenamento surgiu durante o desenvolvimento do EDVAC, por Von Neumann, assim surgindo um guia para construção de computadores.
Mais informações sobre aqui
#anotações
•Registradores
“Registrador de buffer de memória (MBR): contém uma palavra a ser armazenada na memória ou en- viada à unidade E/S ou é usado para receber uma palavra a partir da memória ou a partir da unidade E/S.
Registrador de endereço de memória (MAR): especifica o endereço na memória da palavra a ser escrito
a partir ou lido na MBR.
Registrador de instruções (IR): contém o opcode de 8 bits, da instrução opcode que está sendo executada.
Registrador de buffer de instrução (IBR): empregado para manter temporariamente a instrução da di-
reita, da palavra da memória.
Contador do programa (PC): contém o endereço do próximo par de instruções a ser buscado na memória.
Acumulador (AC) e quociente-multiplicador (MQ): empregado para manter temporariamente os operandos
e os resultados das operações da ALU. Por exemplo, o resultado da multiplicação de dois números de 40 bits é um número de 80 bits; os 40 bits mais significativos são armazenados no AC, e os menos significativos no MQ.”
#anotações
“Registrador de buffer de memória (MBR): contém uma palavra a ser armazenada na memória ou en- viada à unidade E/S ou é usado para receber uma palavra a partir da memória ou a partir da unidade E/S.
Registrador de endereço de memória (MAR): especifica o endereço na memória da palavra a ser escrito
a partir ou lido na MBR.
Registrador de instruções (IR): contém o opcode de 8 bits, da instrução opcode que está sendo executada.
Registrador de buffer de instrução (IBR): empregado para manter temporariamente a instrução da di-
reita, da palavra da memória.
Contador do programa (PC): contém o endereço do próximo par de instruções a ser buscado na memória.
Acumulador (AC) e quociente-multiplicador (MQ): empregado para manter temporariamente os operandos
e os resultados das operações da ALU. Por exemplo, o resultado da multiplicação de dois números de 40 bits é um número de 80 bits; os 40 bits mais significativos são armazenados no AC, e os menos significativos no MQ.”
#anotações