🤩패키징의 성장은 지속된다.

1. 패키징의 방법은 기판의 종류에 따라 리드프레임(메탈 기반)과 PCB(플라스틱 기반)로 나뉨

2. PCB 기판을 쓰면서 와이어 본딩을 사용하는 경우는 크게 CSP(Chip Scale Package, 칩 크기와 비슷한 사이즈의 PCB 기판 사용)과 BGA(Ball Grid Array, 칩보다 큰 사이즈의 기판 사용)으로 구분하는데 각각 WB-CSP와 FBGA로 불리기도 함.

3. 본딩이란 웨이퍼 칩과 기판을 접착하는 것을 뜻하며 와이어본딩(금속선 이용)과 플립칩 본딩(칩 자체에 범핑을 통해 직접 연결)으로 구분

4. 본딩 발전 방향은 I/O(입출력)를 늘리기 위한 기술 발전으로 어이지며 와이어본딩(리드프레임) -> 플립칩본딩(PCB) -> TSV 순으로 발전되고 있음.

5. 어드밴스드패키징은 이전의 패키징 기술이 반도체 보호와 전기적 연결에 초점을 두었던 데 비해, 다양한 칩을 적층하거나 통합하여 하나의 소자로 만들어 부가가치를 높이는데 집중하는 첨단 패키징임.

6. 2016년 TSMC가 삼성전자와 나눠받던 애플수주를 전량 가져가면서 어드밴스드패키징에 대한 관심은 더욱 부각되었음.

7. 미세공정 외에 반도체 성능을 개선할 방법은 후공정 기술뿐이기에 파운드리(TSMC, 삼성전자, 인텔 등)와 OSAT(ASE, Amkor 등) 업체들도 어드밴스드패키지 기술 확보에 힘쓰고 있음.

8. 관련된 기술은 TSV(실리콘 관통 전극), 2.5D 패키지 기술, 하이브리드 본딩 기판, FO-WLP, 스텔스 다이싱 등이 있음.
1) TSV: 칩에 구멍을 뚫고 구리 등 금속을 채워 수직으로 스태킹된 칩 간에 직접 통신을 가능케 하는 기술(3D 패키지에 필수)
2) 2.5D 패키지: 인터포저를 통해 물성이 다른 칩들을 패키징하며 수율도 높일 수 있음
3) 하이브리드본딩: 범프 없이 구리 배선의 패드끼리 직접 붙이는 기술(하이엔드 컴퓨팅 중심 초기 적용)
4) FO-WLP: 가공이 완료된 웨이퍼 위에 기판을 대신하는 RDL라는 재배선층을 놓은 후 절단(Fan-out 구조로 I/O를 다이 밖으로 빼내 더 넓은 I/O 면적을 확보가능하며 내부 공간을 다른 기능의 칩들을 집적하여 패키징 가능, TSMC 기술)
5) 스텔스 다이싱: 레이저를 웨이퍼 내부에 집광하여 파괴를 일으킴

9. 패키징은 보통 2D(서로 다른 칩을 인터포저 없이 연결), 2.5D(인터포저를 통해 연결), 3D(서로 다른 기능을 하는 칩을 수직으로 쌓음, WoW와 CoW로 구분)

10. 현재 2.5D 패키징 내에서 TSMC는 CoWoS(Chip On Wafer On Substrate) 패키징을 통해 앞서가고 있음.

11. CoWoS는 서로 다른 칩(CPU, GPU, HBM 등)을 실리콘 인터포저 위에 올려서 연결한 후 패키지 기판을 통해 메인 보드와 연결하는 기술이며 각 기판과 칩들은 TSV, 범프, 패키지 볼, 와이어 등을 통해 연결됨.

12. 현재 인텔(CPU, 사파이어래피즈), 엔비디아(GPU, 데이터센터 P100/V100/A100), 애플(M2) 등 대부분 칩이 CoWoS 구조인 만큼 향후 2.5D 패키징 내 CoWoS 패키징은 가장 큰 부분을 차지할 것으로 전망됨.

13. 가격이 비싸기에 실리콘, RDL(재배선층), LSI+RDL 인터포저 등 이를 대체 혹은 변형하기 위한 다양한 노력이 지속되고 있음.

14. 인텔의 EMIB(Embedded Multi-die Interconnect Bridge)는 패키지기판 사이에 인터포저를 일부만 사용하는 방식으로 TSMC의 CoWoS와 달리 RDL과 같은 추가 인터포저가 없어 LSI(Local Si Interconnect)를 적용할 수 있어 비용 감축의 장점이 있으며 TSV 공정이 적용되지 않아 공정 난이도 상승에 대한 부담도 덜어낼 수 있음.

15. SPIL(ASE의 자회사)의 FOEB(Fan-Out Embedded Bridge)는 유리 널을 사용하는 RDL을 배치하여 TSMC의 실리콘 기반 RDL 대비 비용우위가 있음.

16. 삼성전자도 I-Cube라는 2.5D 패키징이 있음.

17. 현재 적층 패키징의 미래인 3D 패키징에 대한 니즈도 큰 상황인데, 이 역시 TSMC, 인텔, 삼성전자가 주도할 수 있을 것으로 전망함.

18. TSMC의 3D 패키징 기술은 서로 다른 기능을 하는 칩을 수직으로 쌓은 형태이며 HBM(DRAM을 수직 적층)과 유사하게 칩과 전송속도를 높이고 공간의 효율성 달성의 장점이 있음.

19. 또한 TSMC는 범프 불량을 방지하기 위해 칩과 칩 사이를 마이크로 범프 대신(Bump-less) 구리로 접작시키는 하이브리드 본딩 SoIC(System On Integrated Chips)를 도입할 예정임.

20. 인텔은 Foveros라는 3D 패키징 기술을 통해 1세대(55um), 2세대(45um) 등 지속 개발 중

21. 삼성전자는 X-Cube라는 3D 패키징 기술을 통해 2026년 Bump-less-Cube 개발을 목표로 하고 있음.

22. 후공정-첨단 패키징과 관련된 기업은
1) 본더 - 한미반도체
2) 다이싱 - 디스코, 이오테크닉스
3) 리플로우 - 피에스케이홀딩스, 프로텍, 레이저쎌, 에스티아이
4) PCB - 이수페타시스, 심텍, 대덕전자, 코리아써키트, 비에이치
5) 리드프레임 - 해성디에스
6) 솔더볼 - 덕산하이메탈
7) OSAT - SFA반도체, 하나마이크론, LB세미콘, 에이티세미콘, 네패스, 한양디지텍, 시그네틱스, 네패스아크, 테스나

등으로 구분할 수 있음.

#패키지 #패키지 #OSAT #후공정
[참고] 이베스트 차용호 연구원
[참고] IT의 신 이형수 대표님
[작성] 👔도PB의 생존투자