Всем привет! Надолго пропадать не собираюсь и в ближайшие дни постараюсь вернуться с новыми постами.
Пока что хочу поделиться с вами моим профилем на hashnode.

Туда планирую публиковать будущие лонгриды, а сейчас на сайте можно найти мои старые заметки по Импортозамещению в ЕС и пост о том, почему NaN'ы решили боксировать.

Старожилы канала уже знакомы с этими заметками, а недавно присоединившиеся читатели могли их пропустить, поэтому исправляем ситуацию🙏

https://cpudesign.hashnode.dev/

Принес вам запись доклада Yungang Bao. заместителя директора Института технологий вычислительной техники Китайской академии наук.

В докладе рассказывается о open-source проекте XiangShan и инициативе One Student One Chip, которые мы с вами обсуждали ранее.

Ссылка на видео 🖥

Недавно прошла конференция, посвященная фреймворку Cocotb — инструменту для верификации аппаратного обеспечения на основе Python.

Особое внимание рекомендую обратить на доклад "cocotb 2.0: Modernize your testbenches for even more productivity", где подробно рассказано о нововведениях версии 2.0.

Особенно стоит изучить секцию, посвященную изменениям в типах значений (Value Type Changes), заменили класс BinaryValue! 😮
Версия Cocotb 2.0 будет частично несовместима с Cocotb 1.9, поэтому могут потребоваться изменения в существующих тестбенчах.

Записи докладов и презентации доступны на сайте конференции: Tessolve DVClub Europe October 2024.

Продолжаем тему конференций в мире цифрового дизайна и верификации.

Verification Futures Conference 2024, Austin (USA)

По ссылке можно найти список докладов с конференции. Если попытаться скачать отдельный доклад, появится окно с запросом на загрузку.
Однако, если скачать файл "VF2024 Austin Event Programme", то можно получить в одном документе сборник всех докладов с полями для заметок, прямо как в типичных раздаточных материалах.

Из забавного: Cadence в своем докладе рассказывает про AI-driven Verification и AI flow для генерации SystemVerilog Assertions на базе спецификации дизайна и Copilot.

Продолжаем следить за AI трендами в дизайне и верификации аппаратного обеспечения 🤓

Школа Синтеза: как войти в разработку аппаратного обеспечения ⌨️

Продолжаю рассказывать о бесплатных и открытых образовательных программах, и одна из них — уже многим известный проект "Школа Синтеза".

Одно из главных преимуществ Школы Синтеза — это бесплатный доступ к лекциям и заданиям, а так же возможность обсуждать задания, задавать вопросы в чате с преподавателями школы.

Единственное ограничение: если вы хотите обучаться в офлайн-кластерах, приоритет будет отдаваться действующим студентам, но всегда есть опция онлайн обучения.

Из нововведений этого года добавили базовый и продвинутый уровень. С блоком лекций можно ознакомиться на портале Истового Инженера.

Подать заявку на участие так же можно на портале Иствого Инженера.

Ознакомиться с записью лекций прошлых лет можно тут: YouTube.

🤓

Понедельник день тяжелый, притащил вам мем с профунктора 👀

Драфт спецификации для матричного расширения RISC-V архитектуры.

Zvmm Family of Integrated Matrix Extensions, Version 0.1

IME — обозначает, что инструкции для работы с матрицами переиспользуют векторный регистровый файл, и данное расширение зависит от наличия и конфигурации векторного расширения.

Из интересных особенностей:

1) Новые инструкции для load/store не введены, вместо этого используются существующие векторные инструкции, такие как vle. Это позволяет избежать необходимости в изменении LSU pipeline и упрощает работу с памятью.

2) Выбран подход умножение вектора на матрицу, а не матрицу на матрицу, для упрощения аппаратуры, и как было указано выше, чтобы не усложнять LSU pipeline имплементацией более эффективных инструкций загрузки-сохранения матриц, а так же чтобы не раздвувать вычислительное ядро умножителями и деревом редукции частичных произведений.
Насколько это упрощение ценно и необходимо - вопрос открытый.

3) Zvmm32a16bf — в этом подмножестве анонсирована поддержка BF16, что оптимально для задач машинного обучения. Однако пока что не представлена поддержка FP16, что может стать предметом обсуждения для будущих версий.

4) Zvmm32a8mxf - поддержка 8-битных OCP MX типов данных, но не описана логика по работе с shared exponent.

5) Bulk normalization. Один из методов для проектирования матричного умножителя с плавающей точкой — использование bulk normalization. Этот подход предполагает динамическое выравнивание операндов относительно максимальной экспоненты в наборе, что позволяет значительно сократить аппаратные ресурсы.
Другой подход это конвертация float-point операндов в fixed point представлении. Этот подход дает бóльшую точность, избавляет от необходимости ранней нормализации, но намного затратнее с точки зрения аппаратуры.

Описание fixed-point подхода можно найти в данной статье.

Напоминаю, что это только драфт и многое еще может измениться🖥

RISC-V Announces Ratification of the RVA23 Profile Standard

Давайте сначала разберёмся, что же такое профили и зачем они нужны.

RISC-V — это модульная архитектура, и разработчик процессоров может выбирать набор расширений, которые он хочет реализовать помимо базового набора, который является обязательным. Это делает проектирование проще и гибче, но значительно усложняет работу программистов.

Чтобы найти баланс между гибкостью и предсказуемостью поведения программного обеспечения, были разработаны профили, которые включают основной набор инструкций (базовое расширение) плюс определённые расширения.

Недавно был ратифицирован профиль RVA23 (Application profile). Основные отличия от прошлогоднего профиля: обязательная поддержка векторного расширения и расширения гипервизора.

Подробнее про то как устроены RISC-V профили можно почитать в блоге у Николаса Бруни🖥

Валерий Шунков, разработчик аналоговых и силовых интегральных микросхем известный на хабре под ником amartology начал вести ламповый транзисторный телеграмм канал: t.me/parasiticresistance

strongly recommend ☕️

Будничное напоминание для всех, кто забыл или не знал, что в SystemVerilog существуют два разных типа данных: int и integer, которые имеют разные определения. int — это 2-state (0, 1) тип данных, тогда как integer — это 4-state (0, 1, x, z) тип данных, что необходимо учитывать при верификации цифрового дизайна.
🖥

EPIC/VLIW ✝✝✝

Крутой Community Highlight про чипы серии Tenstorrent Wormhole.

Так же в блоге corsix, где изначально и опубликованы посты про Wormhole, можно найти занимательные заметки по тематике computer science: программные tips and tricks при конвертации флотов или заметки про x86 macro-op fusion.
🖥

Не так давно на канале обсуждали различные симуляторы для моделирования и оценки производительности процессорных архитектур, включая gem5.

Краткий обзор, что такое gem5 и зачем он нужен:

1. Позволяет моделировать и анализировать производительность различных процессорных архитектур.

2. Используется для быстрого тестирования идей без создания реального оборудования. Симулятор позволяет проверить гипотезы и предложения, прежде чем начинать процесс аппаратно-программного проектирования.

После краткой справки хочу поделиться с вами YouTube-каналом ARM Research и замечательной лекцией — Learning gem5: Modeling Cache Coherence with gem5.

В видео вы узнаете об истории создания gem5, а также о задачах и проблемах моделирования когерентного кэша 💾

Hello SME
Да-да, снова ARM. На ресурсе по ссылке выше вы найдете краткое описание расширений Neon, Apple AMX и SME.

Наиболее интересной частью ресурса является раздел Microbenchmarks.

Тесты проводились на процессоре M4. Бенчмарки написаны так, чтобы избежать зависимостей между инструкциями.

Бенчмарки чипа M4 включали тестирование пиковой производительности и масштабируемости инструкций для FP32, FP16, BF16 и целочисленных данных (I8, I16) с использованием векторных операций (Neon, SVE), матричных расширений (SME, AMX) и инструкций загрузки/сохранения данных в ZA tile storage.

Исходники бенчмарков - scalable-analyses/sme

Buen Finde! 🖥

Lattice Semiconductor рассматривает полное приобретение FPGA подразделения Altera у Intel.
Altera обошлась Intel в $17 млрд, но рыночная цена может быть ниже.

🍿

Bringup-Bench — это набор тестов на языке C с открытым исходным кодом, предназначенных для упрощения тестирования новых процессоров, ускорителей, компиляторов и операционных систем.

Ключевые особенности:

1) Открытый исходный код: тесты представлены в виде исходного кода. Это позволяет собирать их под целевой процессор, что особенно полезно для baremetal-систем с произвольной Memory Map.
Когда мы обсуждали набор программных тестов от Tenstorrent, там как раз была проблема с зависимостями адресного пространства, т.к. инженеры Tenstorrent опубликовали .elf файлы и файлы дизасемблера, а не исходные коды программы.

2) Почти полное отсутствие системных зависимостей: требуется реализация всего 4 системных вызовов для работы всех тестов. Подробнее смотри раздел Minimal system dependencies.

Спасибо автору VLSI Hub за наводку ☺️