Конференции
Сегодня расскажу вам о ближайших must see мероприятиях.
FPGA-Systems 2021.2
Началась регистрация на 3-ю конференцию, от крупнейшего сообщества RTL-разработчиков - FPGA-Systems.
Конференция пройдет теперь в двух городах - Москва и Санкт-Петербург.
С предварительным списком докладов можно ознакомиться - тут
По ссылке выше можете зарегистрироваться как онлайн/офлайн участник либо предложить идею для своего доклада.
Сегодня расскажу вам о ближайших must see мероприятиях.
FPGA-Systems 2021.2
Началась регистрация на 3-ю конференцию, от крупнейшего сообщества RTL-разработчиков - FPGA-Systems.
Конференция пройдет теперь в двух городах - Москва и Санкт-Петербург.
С предварительным списком докладов можно ознакомиться - тут
По ссылке выше можете зарегистрироваться как онлайн/офлайн участник либо предложить идею для своего доклада.
FPGA-Systems.ru
FPGA-Systems 2021.2 - III Конференция FPGA разработчиков
Третья встреча ПЛИСоводов в формате конференции - Москва и Санкт-Петербург - доклады, хакатоны, призы и просто много живого общения
RISC-V SUMMIT
Крупнейшая конференция RISC-V разработчиков.
Где и когда?
6-8 декабря. Сан-Франциско.
Можно зарегистрироваться как онлайн, так и офлайн.
Сколько стоит участие?
Есть академическая регистрация на виртуальное участие - за 0$
Если у вас есть виза в США и вы очень хотите поехать на выставку, но есть проблемы с финансами, то можете обратиться к разделу Scholarships
Там подробно расписано, кто может обратиться за финансовой помощью для оплаты перелета/проживания.
Внимательно изучите разделы:
1) Diversity Registration Scholarships
2) Need-based Registration Scholarships
С программой конференции можете ознакомиться - тут
Среди представителей российских компаний нашел - Александра Козлова CTO CloudBEAR
Тема доклада:
"Lightning Talk: Improving Performance of National Crypto Algorithms with Custom Instructions"
Крупнейшая конференция RISC-V разработчиков.
Где и когда?
6-8 декабря. Сан-Франциско.
Можно зарегистрироваться как онлайн, так и офлайн.
Сколько стоит участие?
Есть академическая регистрация на виртуальное участие - за 0$
Если у вас есть виза в США и вы очень хотите поехать на выставку, но есть проблемы с финансами, то можете обратиться к разделу Scholarships
Там подробно расписано, кто может обратиться за финансовой помощью для оплаты перелета/проживания.
Внимательно изучите разделы:
1) Diversity Registration Scholarships
2) Need-based Registration Scholarships
С программой конференции можете ознакомиться - тут
Среди представителей российских компаний нашел - Александра Козлова CTO CloudBEAR
Тема доклада:
"Lightning Talk: Improving Performance of National Crypto Algorithms with Custom Instructions"
LF Events
RISC-V Summit North America | LF Events
The premier event for RISC-V, the open-standard instruction set architecture (ISA) enabling the innovation defining the future of open computing.
Быстрый старт в проектировании и программирования SoC на базе RISC-V
Обновился один из лучших курсов по Computer Architecture - RVfpga
Переиздание MIPSfpga - на актуальной архитектуре.
Изменения минорные, подробнее смотрите на сайте, но это отличный повод напомнить вам про этот курс🙃
Сейчас готово 10 из 20 планируемых лабораторных работ. Все задания планируется подготовить к концу 2021-го года.
Пока что можете изучить с программный пакет Vivado ознакомиться с устройством и программированием промышленного ядра - EH1 RISC-V SweRV CoreTM 1.9 from Western Digital.
Готовы следующие лабораторные работы:
● Lab 0: Overview of RVfpga Labs
● Lab 1: Creating a Vivado Project
● Lab 2: C Programming
● Lab 3: RISC-V Assembly Language
● Lab 4: Function Calls
● Lab 5: Image Processing: C & Assembly
● Lab 6: Introduction to I/O
● Lab 7: 7-Segment Displays
● Lab 8: Timers
● Lab 9: Interrupt-driven I/O
● Lab 10: Serial Buses
Курс бесплатный. Единственный раздражающий момент - необходимо регистрироваться и ждать approve на загрузку образовательных материалов.
p.s. у меня на сайте были проблемы с вводом капчи. перепробовал 4 браузера. появилась капча для ввода только после перехода в режим инкогнито. мб кому поможет
Обновился один из лучших курсов по Computer Architecture - RVfpga
Переиздание MIPSfpga - на актуальной архитектуре.
Изменения минорные, подробнее смотрите на сайте, но это отличный повод напомнить вам про этот курс🙃
Сейчас готово 10 из 20 планируемых лабораторных работ. Все задания планируется подготовить к концу 2021-го года.
Пока что можете изучить с программный пакет Vivado ознакомиться с устройством и программированием промышленного ядра - EH1 RISC-V SweRV CoreTM 1.9 from Western Digital.
Готовы следующие лабораторные работы:
● Lab 0: Overview of RVfpga Labs
● Lab 1: Creating a Vivado Project
● Lab 2: C Programming
● Lab 3: RISC-V Assembly Language
● Lab 4: Function Calls
● Lab 5: Image Processing: C & Assembly
● Lab 6: Introduction to I/O
● Lab 7: 7-Segment Displays
● Lab 8: Timers
● Lab 9: Interrupt-driven I/O
● Lab 10: Serial Buses
Курс бесплатный. Единственный раздражающий момент - необходимо регистрироваться и ждать approve на загрузку образовательных материалов.
p.s. у меня на сайте были проблемы с вводом капчи. перепробовал 4 браузера. появилась капча для ввода только после перехода в режим инкогнито. мб кому поможет
Imagination University Programme
RVfpga: Understanding Computer Architecture - v1.1
Version 1.1Version 1.0 (first release): 30th November 2020 The original release of the RVfpga course. Version 1.1 : 8th June 2021 o Added denoscription of Labs 11-20 in Lab 00. o Updated SweRVolf version to 0.7.3. o Updated Verilator version to 4.106. o Added…
👍2
Forwarded from на нашей фабричке...
Ого, Байкал оказывается купил 36% в CloudBear, питерском разработчике ядер RISC-V.
Планируют уже сейчас закладывать эти ядра в качестве управляющих на новых процессорах Baikal L и S2
Планируют уже сейчас закладывать эти ядра в качестве управляющих на новых процессорах Baikal L и S2
В продолжение темы об образовательных материалах в контексте RISC-V:
Пять презентаций по RISC-V процессорам, музыка на ПЛИСах и продолжение следует
В данной заметке вы найдете список новых лабораторных работ.
С коллегами из Syntacore разрабатываем лабораторную работу, в которой исследуем прирост производительности процессора в зависимости от конфигурации иерархии памяти, а именно сравнение производительности системы с кэшем и без.
Архитектурно эта лабораторная работа повторяет устройство Prefetch Buffer'a и Full Associative cache микроконтроллера PIC32MZ.
Ждите анонс в декабре этого года🖐🏻
Пять презентаций по RISC-V процессорам, музыка на ПЛИСах и продолжение следует
В данной заметке вы найдете список новых лабораторных работ.
С коллегами из Syntacore разрабатываем лабораторную работу, в которой исследуем прирост производительности процессора в зависимости от конфигурации иерархии памяти, а именно сравнение производительности системы с кэшем и без.
Архитектурно эта лабораторная работа повторяет устройство Prefetch Buffer'a и Full Associative cache микроконтроллера PIC32MZ.
Ждите анонс в декабре этого года🖐🏻
Тренд на RISC-V
В последнее время в новостных заголовках все чаще мелькает RISC-V. Много разных споров и обсуждений о том, является ли RISC-V той самой серебряной пулей в мире процессорных архитектур или же RISC-V не годится в проекты крупнее микроконтроллерного класса.
Недавно поднялся шум вокруг вакансии, опубликованной на сайте Apple. Рекрутеры ищут "RISC-V High Performance Programmer". В требованиях, естественно, знания ISA RISC-V ( и векторного ISA of ARM), С/ASM.
Затем, спустя пару недель Intel релизит soft-ip на базе RISC-V - Nios® V Processors.
Уже два гиганта в индустрии показали, что заинтересованы в технологии RISC-V и начинают активно переходить к стадии разработки будущих продуктов в контексте экосистемы RISC-V.
Кто следующий вступит в гонку проектирования чипов на базе RISC-V?
Давайте спросим нашего главного инсайдера - раздел вакансий на сайте LinkedIn. В поле вакансии напишем RISC-V, регион любой.
Найдено 1080 результатов.
Что нашлось среди именитых компаний:
▫️AMD ASIC IP Hardware Design Engineer.
В требованиях - "Experience in designing RISC-V controllers including instruction and data cache designs"
▫️IBM Hardware Developer
В требованиях -
"Ideal candidate will have 3+ years of professional or academic experience working with open-source RISC-V core
Proficiency in hardware (RTL) design in Verilog or VHDL
RISC-V architecture and implementation"
Что удивило - "Experience with Scala and/or Chisel/FIRRTL"
▫️NVIDIA Senior Design Verification Engineer - Hardware
В тексте вакансии прямым текстом сказано:
"NVIDIA is looking for creative design verification specialists to join us in architecting world class RISC-V based micro-processor.
We are a team responsible for building RISC-V based embedded CPU for NVIDIA GPU and Tegra SOC. "
Так же в требованиях упоминалось знакомство с экосистемой RISC-V в таких компаниях, как: NXP, Microchip, Imagination Technologies [бывший разработчик чипов на базе MIPS].
Ждем в ближайшее время интересных анонсов и решений на базе RISC-V.
Особенно интересно это смотрится на фоне новостей о нехватке кадров в микроэлектронике в США,
Так что сейчас - золотое время для изучения методик проектирования микропроцессоров и СнК на базе RISC-V. Крутые курсы и материалы найдете в предыдущих постах на канале🤟🏻
p.s. ссылки на вакансии взяты с сайта LinkedIn. При проблемах с доступом используйте VPN.
В последнее время в новостных заголовках все чаще мелькает RISC-V. Много разных споров и обсуждений о том, является ли RISC-V той самой серебряной пулей в мире процессорных архитектур или же RISC-V не годится в проекты крупнее микроконтроллерного класса.
Недавно поднялся шум вокруг вакансии, опубликованной на сайте Apple. Рекрутеры ищут "RISC-V High Performance Programmer". В требованиях, естественно, знания ISA RISC-V ( и векторного ISA of ARM), С/ASM.
Затем, спустя пару недель Intel релизит soft-ip на базе RISC-V - Nios® V Processors.
Уже два гиганта в индустрии показали, что заинтересованы в технологии RISC-V и начинают активно переходить к стадии разработки будущих продуктов в контексте экосистемы RISC-V.
Кто следующий вступит в гонку проектирования чипов на базе RISC-V?
Давайте спросим нашего главного инсайдера - раздел вакансий на сайте LinkedIn. В поле вакансии напишем RISC-V, регион любой.
Найдено 1080 результатов.
Что нашлось среди именитых компаний:
▫️AMD ASIC IP Hardware Design Engineer.
В требованиях - "Experience in designing RISC-V controllers including instruction and data cache designs"
▫️IBM Hardware Developer
В требованиях -
"Ideal candidate will have 3+ years of professional or academic experience working with open-source RISC-V core
Proficiency in hardware (RTL) design in Verilog or VHDL
RISC-V architecture and implementation"
Что удивило - "Experience with Scala and/or Chisel/FIRRTL"
▫️NVIDIA Senior Design Verification Engineer - Hardware
В тексте вакансии прямым текстом сказано:
"NVIDIA is looking for creative design verification specialists to join us in architecting world class RISC-V based micro-processor.
We are a team responsible for building RISC-V based embedded CPU for NVIDIA GPU and Tegra SOC. "
Так же в требованиях упоминалось знакомство с экосистемой RISC-V в таких компаниях, как: NXP, Microchip, Imagination Technologies [бывший разработчик чипов на базе MIPS].
Ждем в ближайшее время интересных анонсов и решений на базе RISC-V.
Особенно интересно это смотрится на фоне новостей о нехватке кадров в микроэлектронике в США,
Так что сейчас - золотое время для изучения методик проектирования микропроцессоров и СнК на базе RISC-V. Крутые курсы и материалы найдете в предыдущих постах на канале🤟🏻
p.s. ссылки на вакансии взяты с сайта LinkedIn. При проблемах с доступом используйте VPN.
3DNews - Daily Digital Digest
Все самое интересное из мира IT-индустрии
Самые интересные и оперативные новости из мира высоких технологий. На нашем портале - все о компьютерном железе, гаджетах, ноутбуках и других цифровых устройствах. А также обзоры новых игр, достижения современной науки и самые любопытные онлайн-проекты.
👍1🔥1
RISC-V Ambassador Program
Сегодня я к вам c новостью. RISC-V International приняла мою заявку и я присоединился к программе RISC-V Ambassador.
Спасибо большое рабочему комитету RISC-V за такую возможность.
Оговорюсь сразу, что это не оплачиваемая и не реальная вакансия.
Из бенефитов - лимитированный мерч и бесплатное посещение мероприятий, организованных RISC-V Internetional.
Давайте разберемся, чем же занимаются амбассадоры RISC-V.
Программа RISC-V Ambassador's выделяет 3 основные задачи:
1) Продвижение проектов и технологий на базе RISC-V.
2) Обучение локального сообщества техническим аспектам и идее RISC-V.
3) Работа над вовлечением новых участников в экосистему RISC-V.
В целом все то, чем я и занимаюсь последние пару лет😅
Сейчас готовится много крутых образовательных материалов, посвященных синтезу и верификации цифровых схем, проектированию процессоров на базе RISC-V в рамках «Школы синтеза цифровых схем».
С новой программой учебных материалов можете ознакомиться по ссылке выше.
Stay tuned 🤟
Сегодня я к вам c новостью. RISC-V International приняла мою заявку и я присоединился к программе RISC-V Ambassador.
Спасибо большое рабочему комитету RISC-V за такую возможность.
Оговорюсь сразу, что это не оплачиваемая и не реальная вакансия.
Из бенефитов - лимитированный мерч и бесплатное посещение мероприятий, организованных RISC-V Internetional.
Давайте разберемся, чем же занимаются амбассадоры RISC-V.
Программа RISC-V Ambassador's выделяет 3 основные задачи:
1) Продвижение проектов и технологий на базе RISC-V.
2) Обучение локального сообщества техническим аспектам и идее RISC-V.
3) Работа над вовлечением новых участников в экосистему RISC-V.
В целом все то, чем я и занимаюсь последние пару лет😅
Сейчас готовится много крутых образовательных материалов, посвященных синтезу и верификации цифровых схем, проектированию процессоров на базе RISC-V в рамках «Школы синтеза цифровых схем».
С новой программой учебных материалов можете ознакомиться по ссылке выше.
Stay tuned 🤟
Alibaba открыли исходники 4-х процессоров на базе RISC-V серии Xuantie.
Verilog исходники выложены на github.
Кодстайл вызывает много вопросов, местами пугает и вводит в недоумение, однако это никоим образом не умаляет вклада разработчиков в развитие opensource сообщества RISC-V.
В статье о Xuantie-910 вы найдете сравнение с современными ARM/RISC-V чипами: BOOMV2, sweRV, SCR7, SiFive U74.
За новость спасибо Дмитрию Кузнецову.
Verilog исходники выложены на github.
Кодстайл вызывает много вопросов, местами пугает и вводит в недоумение, однако это никоим образом не умаляет вклада разработчиков в развитие opensource сообщества RISC-V.
В статье о Xuantie-910 вы найдете сравнение с современными ARM/RISC-V чипами: BOOMV2, sweRV, SCR7, SiFive U74.
За новость спасибо Дмитрию Кузнецову.
Pandaily
Alibaba Announces Open Source RISC-V-Based Xuantie Series Processors
Zhang Jianfeng, President of Alibaba Cloud Intelligence, announced T-Head's open source RISC-V-based Xuantie series processors and a series of tools and system software.
Новый формат плавающей точки от инженеров Tesla
Стандарт IEEE-754 всегда был предметом споров и обсуждений. Некоторые считают IEEE-754 морально устаревшим и математически неверным.
Стандарт был представлен в 1985-м году, а после получил обновления в 2008-м и 2019-м годах.
О последних нововведениях 754-го стандарта сможете ознакомиться в данной заметке.
На канале @fpga_news наткнулся на занимательный документ.
В нем представлено описание форматов CFloat8, CFloat16, которые используются в Tesla.
Из интересного, в документе описан формат Unsigned half Precision (UHP), где отказались от знакового бита и увеличили на 1 поля экспоненты, расширив этим динамический диапазон представляемых чисел.
Посыл у всех новых/старых форматов один - большая пропускная способность за счет вычислений при помощи 16/8 битных чисел вместо 32-битных. За большую пропускную способность платят меньшей точностью, но при этом увеличивается разрядность поля экспоненты для поддержки необходимого диапазона представляемых чисел.
Помимо CFloat рекомендую ознакомиться со следующими форматами:
⏺ TensorFloat от Nvidia
⏺ BrainFloat
⏺ MSFP от Microsoft
⏺ и куда же без Posit
Стандарт IEEE-754 всегда был предметом споров и обсуждений. Некоторые считают IEEE-754 морально устаревшим и математически неверным.
Стандарт был представлен в 1985-м году, а после получил обновления в 2008-м и 2019-м годах.
О последних нововведениях 754-го стандарта сможете ознакомиться в данной заметке.
На канале @fpga_news наткнулся на занимательный документ.
В нем представлено описание форматов CFloat8, CFloat16, которые используются в Tesla.
Из интересного, в документе описан формат Unsigned half Precision (UHP), где отказались от знакового бита и увеличили на 1 поля экспоненты, расширив этим динамический диапазон представляемых чисел.
Посыл у всех новых/старых форматов один - большая пропускная способность за счет вычислений при помощи 16/8 битных чисел вместо 32-битных. За большую пропускную способность платят меньшей точностью, но при этом увеличивается разрядность поля экспоненты для поддержки необходимого диапазона представляемых чисел.
Помимо CFloat рекомендую ознакомиться со следующими форматами:
⏺ TensorFloat от Nvidia
⏺ BrainFloat
⏺ MSFP от Microsoft
⏺ и куда же без Posit
Siemens бесплатно предоставляет широкий выбор учебных материалов, готовых к использованию для обучения студентов. Среди курсов есть тематика микроэлектроники:
ASIC verification, Introduction to System Verilog, Functional Verification methods, etc.
Бегло пролистал содержание перечисленных выше курсов. Наиболее полезным показался курс ASIC Verification. В нем и lab assignments, примеры кода, квиз, а не просто набор презентаций. Последние без lecture notes, как по мне не особенно полезны.
Для курса ASIC Verification подразумевается работа с QuestaSim.
По идее данный симулятор скоро будет поставляться бесплатно с пакетом Quartus Lite. Но когда это наступит непонятно.
Сейчас последняя Lite версия - 20.1.1. Судя по описанию, в состав пакета Quartus 20.1.1 входит ModelSim, а не Questa.
Ждём-с 👉👈
Пока что в качестве альтернативы можно попробовать работать с предложенными в курсе исходниками через edaplayground. Для работы с edaplayground понадобится университетская или корпоративная почта.
За наводку спасибо - @embedoka
ASIC verification, Introduction to System Verilog, Functional Verification methods, etc.
Бегло пролистал содержание перечисленных выше курсов. Наиболее полезным показался курс ASIC Verification. В нем и lab assignments, примеры кода, квиз, а не просто набор презентаций. Последние без lecture notes, как по мне не особенно полезны.
Для курса ASIC Verification подразумевается работа с QuestaSim.
По идее данный симулятор скоро будет поставляться бесплатно с пакетом Quartus Lite. Но когда это наступит непонятно.
Сейчас последняя Lite версия - 20.1.1. Судя по описанию, в состав пакета Quartus 20.1.1 входит ModelSim, а не Questa.
Ждём-с 👉👈
Пока что в качестве альтернативы можно попробовать работать с предложенными в курсе исходниками через edaplayground. Для работы с edaplayground понадобится университетская или корпоративная почта.
За наводку спасибо - @embedoka
👎1
Посмотрите какой милый ролик сняла команда Microchip.
Напоминает титры из ситкомов 90-х.
Ждем с докладом на RISC-V Summit
Напоминает титры из ситкомов 90-х.
Ждем с докладом на RISC-V Summit
Twitter
MicrochipTech
Meet our team at the RISC-V Summit December 6th-8th and learn about the power open collaboration can have on the processor industry. Also learn about the technology advancements in the RISC-V ecosystem and visibility of RISC-V successes. Register: mchp.us/3nWguu2.…
Forwarded from Embedded Doka (Dmitry Murzinov)
Уже через 5 минут стартует третья по счёту тусовка FPGA-комьюнити.
У кого не получилось присоединиться оффлайн, по-прежнему есть возможность подключиться к онлайн-трансляции.
Лендинг конфы➡️ FPGA-Systems 2021.2 ⬅️и программа докладов.
Ну и конечно рилтайм-обсуждение происходящего в чате FPGA- комьюнити: @fpgasystems
У кого не получилось присоединиться оффлайн, по-прежнему есть возможность подключиться к онлайн-трансляции.
Лендинг конфы➡️ FPGA-Systems 2021.2 ⬅️и программа докладов.
Ну и конечно рилтайм-обсуждение происходящего в чате FPGA- комьюнити: @fpgasystems
Записки CPU designer'a
RISC-V SUMMIT Крупнейшая конференция RISC-V разработчиков. Где и когда? 6-8 декабря. Сан-Франциско. Можно зарегистрироваться как онлайн, так и офлайн. Сколько стоит участие? Есть академическая регистрация на виртуальное участие - за 0$ Если у вас есть…
RISC-V Summit 2021
Сегодня открытие ежегодного RISC-V Summit. Крупнейшей конференции разработчиков решений на базе RISC-V.
Кто успел зарегистрироваться - не упустите возможности в лайве пообщаться с докладчиками.
По московскому времени первая сессия стартует в 20.00.
В моем списке must see на сегодня:
▫️В 20:00 - доклад о интеграции Posit вычислителя в процессор на базе RISC-V. Самое тут интересное - как они реализовали расширения для декодера и компилятора.
▫️в 20.30 выступает CTO CloudBEAR - Александр Козлов с докладом про российские криптоалгоритмы.
▫️В 22.00 - доклад от компании SemiDynamics Technology Services из Барселоны. Судя по описанию компании на сайте, Semidynamics участник в программе Европейской Процессорной Инициативы.
🗓С полной программой конференции можете ознакомиться - тут
Если вы не зарегистрировались вовремя, то вы все равно получите доступ к материалам саммита. После саммита все записи докладов будут доступны на YouTube канале RISC-V International
Сегодня открытие ежегодного RISC-V Summit. Крупнейшей конференции разработчиков решений на базе RISC-V.
Кто успел зарегистрироваться - не упустите возможности в лайве пообщаться с докладчиками.
По московскому времени первая сессия стартует в 20.00.
В моем списке must see на сегодня:
▫️В 20:00 - доклад о интеграции Posit вычислителя в процессор на базе RISC-V. Самое тут интересное - как они реализовали расширения для декодера и компилятора.
▫️в 20.30 выступает CTO CloudBEAR - Александр Козлов с докладом про российские криптоалгоритмы.
▫️В 22.00 - доклад от компании SemiDynamics Technology Services из Барселоны. Судя по описанию компании на сайте, Semidynamics участник в программе Европейской Процессорной Инициативы.
🗓С полной программой конференции можете ознакомиться - тут
Если вы не зарегистрировались вовремя, то вы все равно получите доступ к материалам саммита. После саммита все записи докладов будут доступны на YouTube канале RISC-V International
Sched
RISC-V Summit: A Posit Arithmetic Unit Enabled RISC-V P...
View more about this event at RISC-V Summit
Записки CPU designer'a
RISC-V Summit 2021 Сегодня открытие ежегодного RISC-V Summit. Крупнейшей конференции разработчиков решений на базе RISC-V. Кто успел зарегистрироваться - не упустите возможности в лайве пообщаться с докладчиками. По московскому времени первая сессия стартует…
Делюсь впечатлениями от доклада про поддержку Posit-вычислений в RISC-V процессорах.
Расстроило, что для поддержки Posit инструкций просто смапили наборы F/D. То есть программа может работать, либо с IEEE-754, либо с Posit. Одновременно перегонять плавучку из одного представления в другой, и писать
Из плюсов - добавили поддержку кастомных инструкций на уровне ассемблера для работы с Quire.
Так же порадовало, что жизнь для разработчиков вычислителей на базе Posit стала попроще. На докладе узнал, что допилили PositGen.
Для верификации 32-битных (только 32, для 16/64 бит такой поддержки нет) вычислителей на базе IEEE-754-2008
rnd лаборатория IBM разработала открытый набор тестовых векторов fpgen.
Как я понял PositGen - аналог fpgen для вычислений в формате Posit. Пока что не понятно opensource этот инструмент или нет. Найти исходники PositGen-A мне не удалось.
p.s. у кого есть доступ к ieeexplore - скиньте статью про PositGen в комментарии к посту. буду признателен👍🏻
Расстроило, что для поддержки Posit инструкций просто смапили наборы F/D. То есть программа может работать, либо с IEEE-754, либо с Posit. Одновременно перегонять плавучку из одного представления в другой, и писать
posit вместо float не получится. Из плюсов - добавили поддержку кастомных инструкций на уровне ассемблера для работы с Quire.
Так же порадовало, что жизнь для разработчиков вычислителей на базе Posit стала попроще. На докладе узнал, что допилили PositGen.
Для верификации 32-битных (только 32, для 16/64 бит такой поддержки нет) вычислителей на базе IEEE-754-2008
rnd лаборатория IBM разработала открытый набор тестовых векторов fpgen.
Как я понял PositGen - аналог fpgen для вычислений в формате Posit. Пока что не понятно opensource этот инструмент или нет. Найти исходники PositGen-A мне не удалось.
p.s. у кого есть доступ к ieeexplore - скиньте статью про PositGen в комментарии к посту. буду признателен👍🏻
Записки CPU designer'a
Делюсь впечатлениями от доклада про поддержку Posit-вычислений в RISC-V процессорах. Расстроило, что для поддержки Posit инструкций просто смапили наборы F/D. То есть программа может работать, либо с IEEE-754, либо с Posit. Одновременно перегонять плавучку…
В контексте бесед о Posit и его поддержки на уровне расширения в ISA RISC-V рекомендую почитать эту статью (спасибо Doke за ссылку). Здесь разбирается "proposed XPosit RISC-V extension".
Тема для размышлений:
Напомню, что в Posit только 1 режим округления. Посмотрите на набор инструкций для поддержки расширения F - там 3 бита отведены под поле rm (rounding mode).
Как это можно/нужно обыграть на уровне проектирования Posit-extension?
Тема для размышлений:
Напомню, что в Posit только 1 режим округления. Посмотрите на набор инструкций для поддержки расширения F - там 3 бита отведены под поле rm (rounding mode).
Как это можно/нужно обыграть на уровне проектирования Posit-extension?
Тем временем мы кажется пропустили новость дня про Yadro и Imagination Technologies
"Imagination Technologies announces that its ultra-efficient BXM-4-64 GPU has been licensed by YADRO Microprocessors, a fabless IC design house, subsidiary of YADRO, a leader in enterprise server and storage solutions in the Russian market. The processor will be implemented in YADRO Microprocessors’ EL Construct T RISC-V based System-on-Chip (SoC), targeting enterprise tablet application and is expected to ship in 2023."
CPU от Syntacore
GPU от Imagination?
🧐🧐🧐
"Imagination Technologies announces that its ultra-efficient BXM-4-64 GPU has been licensed by YADRO Microprocessors, a fabless IC design house, subsidiary of YADRO, a leader in enterprise server and storage solutions in the Russian market. The processor will be implemented in YADRO Microprocessors’ EL Construct T RISC-V based System-on-Chip (SoC), targeting enterprise tablet application and is expected to ship in 2023."
CPU от Syntacore
GPU от Imagination?
🧐🧐🧐