Новый формат плавающей точки от инженеров Tesla
Стандарт IEEE-754 всегда был предметом споров и обсуждений. Некоторые считают IEEE-754 морально устаревшим и математически неверным.
Стандарт был представлен в 1985-м году, а после получил обновления в 2008-м и 2019-м годах.
О последних нововведениях 754-го стандарта сможете ознакомиться в данной заметке.
На канале @fpga_news наткнулся на занимательный документ.
В нем представлено описание форматов CFloat8, CFloat16, которые используются в Tesla.
Из интересного, в документе описан формат Unsigned half Precision (UHP), где отказались от знакового бита и увеличили на 1 поля экспоненты, расширив этим динамический диапазон представляемых чисел.
Посыл у всех новых/старых форматов один - большая пропускная способность за счет вычислений при помощи 16/8 битных чисел вместо 32-битных. За большую пропускную способность платят меньшей точностью, но при этом увеличивается разрядность поля экспоненты для поддержки необходимого диапазона представляемых чисел.
Помимо CFloat рекомендую ознакомиться со следующими форматами:
⏺ TensorFloat от Nvidia
⏺ BrainFloat
⏺ MSFP от Microsoft
⏺ и куда же без Posit
Стандарт IEEE-754 всегда был предметом споров и обсуждений. Некоторые считают IEEE-754 морально устаревшим и математически неверным.
Стандарт был представлен в 1985-м году, а после получил обновления в 2008-м и 2019-м годах.
О последних нововведениях 754-го стандарта сможете ознакомиться в данной заметке.
На канале @fpga_news наткнулся на занимательный документ.
В нем представлено описание форматов CFloat8, CFloat16, которые используются в Tesla.
Из интересного, в документе описан формат Unsigned half Precision (UHP), где отказались от знакового бита и увеличили на 1 поля экспоненты, расширив этим динамический диапазон представляемых чисел.
Посыл у всех новых/старых форматов один - большая пропускная способность за счет вычислений при помощи 16/8 битных чисел вместо 32-битных. За большую пропускную способность платят меньшей точностью, но при этом увеличивается разрядность поля экспоненты для поддержки необходимого диапазона представляемых чисел.
Помимо CFloat рекомендую ознакомиться со следующими форматами:
⏺ TensorFloat от Nvidia
⏺ BrainFloat
⏺ MSFP от Microsoft
⏺ и куда же без Posit
Siemens бесплатно предоставляет широкий выбор учебных материалов, готовых к использованию для обучения студентов. Среди курсов есть тематика микроэлектроники:
ASIC verification, Introduction to System Verilog, Functional Verification methods, etc.
Бегло пролистал содержание перечисленных выше курсов. Наиболее полезным показался курс ASIC Verification. В нем и lab assignments, примеры кода, квиз, а не просто набор презентаций. Последние без lecture notes, как по мне не особенно полезны.
Для курса ASIC Verification подразумевается работа с QuestaSim.
По идее данный симулятор скоро будет поставляться бесплатно с пакетом Quartus Lite. Но когда это наступит непонятно.
Сейчас последняя Lite версия - 20.1.1. Судя по описанию, в состав пакета Quartus 20.1.1 входит ModelSim, а не Questa.
Ждём-с 👉👈
Пока что в качестве альтернативы можно попробовать работать с предложенными в курсе исходниками через edaplayground. Для работы с edaplayground понадобится университетская или корпоративная почта.
За наводку спасибо - @embedoka
ASIC verification, Introduction to System Verilog, Functional Verification methods, etc.
Бегло пролистал содержание перечисленных выше курсов. Наиболее полезным показался курс ASIC Verification. В нем и lab assignments, примеры кода, квиз, а не просто набор презентаций. Последние без lecture notes, как по мне не особенно полезны.
Для курса ASIC Verification подразумевается работа с QuestaSim.
По идее данный симулятор скоро будет поставляться бесплатно с пакетом Quartus Lite. Но когда это наступит непонятно.
Сейчас последняя Lite версия - 20.1.1. Судя по описанию, в состав пакета Quartus 20.1.1 входит ModelSim, а не Questa.
Ждём-с 👉👈
Пока что в качестве альтернативы можно попробовать работать с предложенными в курсе исходниками через edaplayground. Для работы с edaplayground понадобится университетская или корпоративная почта.
За наводку спасибо - @embedoka
👎1
Посмотрите какой милый ролик сняла команда Microchip.
Напоминает титры из ситкомов 90-х.
Ждем с докладом на RISC-V Summit
Напоминает титры из ситкомов 90-х.
Ждем с докладом на RISC-V Summit
Twitter
MicrochipTech
Meet our team at the RISC-V Summit December 6th-8th and learn about the power open collaboration can have on the processor industry. Also learn about the technology advancements in the RISC-V ecosystem and visibility of RISC-V successes. Register: mchp.us/3nWguu2.…
Forwarded from Embedded Doka (Dmitry Murzinov)
Уже через 5 минут стартует третья по счёту тусовка FPGA-комьюнити.
У кого не получилось присоединиться оффлайн, по-прежнему есть возможность подключиться к онлайн-трансляции.
Лендинг конфы➡️ FPGA-Systems 2021.2 ⬅️и программа докладов.
Ну и конечно рилтайм-обсуждение происходящего в чате FPGA- комьюнити: @fpgasystems
У кого не получилось присоединиться оффлайн, по-прежнему есть возможность подключиться к онлайн-трансляции.
Лендинг конфы➡️ FPGA-Systems 2021.2 ⬅️и программа докладов.
Ну и конечно рилтайм-обсуждение происходящего в чате FPGA- комьюнити: @fpgasystems
Записки CPU designer'a
RISC-V SUMMIT Крупнейшая конференция RISC-V разработчиков. Где и когда? 6-8 декабря. Сан-Франциско. Можно зарегистрироваться как онлайн, так и офлайн. Сколько стоит участие? Есть академическая регистрация на виртуальное участие - за 0$ Если у вас есть…
RISC-V Summit 2021
Сегодня открытие ежегодного RISC-V Summit. Крупнейшей конференции разработчиков решений на базе RISC-V.
Кто успел зарегистрироваться - не упустите возможности в лайве пообщаться с докладчиками.
По московскому времени первая сессия стартует в 20.00.
В моем списке must see на сегодня:
▫️В 20:00 - доклад о интеграции Posit вычислителя в процессор на базе RISC-V. Самое тут интересное - как они реализовали расширения для декодера и компилятора.
▫️в 20.30 выступает CTO CloudBEAR - Александр Козлов с докладом про российские криптоалгоритмы.
▫️В 22.00 - доклад от компании SemiDynamics Technology Services из Барселоны. Судя по описанию компании на сайте, Semidynamics участник в программе Европейской Процессорной Инициативы.
🗓С полной программой конференции можете ознакомиться - тут
Если вы не зарегистрировались вовремя, то вы все равно получите доступ к материалам саммита. После саммита все записи докладов будут доступны на YouTube канале RISC-V International
Сегодня открытие ежегодного RISC-V Summit. Крупнейшей конференции разработчиков решений на базе RISC-V.
Кто успел зарегистрироваться - не упустите возможности в лайве пообщаться с докладчиками.
По московскому времени первая сессия стартует в 20.00.
В моем списке must see на сегодня:
▫️В 20:00 - доклад о интеграции Posit вычислителя в процессор на базе RISC-V. Самое тут интересное - как они реализовали расширения для декодера и компилятора.
▫️в 20.30 выступает CTO CloudBEAR - Александр Козлов с докладом про российские криптоалгоритмы.
▫️В 22.00 - доклад от компании SemiDynamics Technology Services из Барселоны. Судя по описанию компании на сайте, Semidynamics участник в программе Европейской Процессорной Инициативы.
🗓С полной программой конференции можете ознакомиться - тут
Если вы не зарегистрировались вовремя, то вы все равно получите доступ к материалам саммита. После саммита все записи докладов будут доступны на YouTube канале RISC-V International
Sched
RISC-V Summit: A Posit Arithmetic Unit Enabled RISC-V P...
View more about this event at RISC-V Summit
Записки CPU designer'a
RISC-V Summit 2021 Сегодня открытие ежегодного RISC-V Summit. Крупнейшей конференции разработчиков решений на базе RISC-V. Кто успел зарегистрироваться - не упустите возможности в лайве пообщаться с докладчиками. По московскому времени первая сессия стартует…
Делюсь впечатлениями от доклада про поддержку Posit-вычислений в RISC-V процессорах.
Расстроило, что для поддержки Posit инструкций просто смапили наборы F/D. То есть программа может работать, либо с IEEE-754, либо с Posit. Одновременно перегонять плавучку из одного представления в другой, и писать
Из плюсов - добавили поддержку кастомных инструкций на уровне ассемблера для работы с Quire.
Так же порадовало, что жизнь для разработчиков вычислителей на базе Posit стала попроще. На докладе узнал, что допилили PositGen.
Для верификации 32-битных (только 32, для 16/64 бит такой поддержки нет) вычислителей на базе IEEE-754-2008
rnd лаборатория IBM разработала открытый набор тестовых векторов fpgen.
Как я понял PositGen - аналог fpgen для вычислений в формате Posit. Пока что не понятно opensource этот инструмент или нет. Найти исходники PositGen-A мне не удалось.
p.s. у кого есть доступ к ieeexplore - скиньте статью про PositGen в комментарии к посту. буду признателен👍🏻
Расстроило, что для поддержки Posit инструкций просто смапили наборы F/D. То есть программа может работать, либо с IEEE-754, либо с Posit. Одновременно перегонять плавучку из одного представления в другой, и писать
posit вместо float не получится. Из плюсов - добавили поддержку кастомных инструкций на уровне ассемблера для работы с Quire.
Так же порадовало, что жизнь для разработчиков вычислителей на базе Posit стала попроще. На докладе узнал, что допилили PositGen.
Для верификации 32-битных (только 32, для 16/64 бит такой поддержки нет) вычислителей на базе IEEE-754-2008
rnd лаборатория IBM разработала открытый набор тестовых векторов fpgen.
Как я понял PositGen - аналог fpgen для вычислений в формате Posit. Пока что не понятно opensource этот инструмент или нет. Найти исходники PositGen-A мне не удалось.
p.s. у кого есть доступ к ieeexplore - скиньте статью про PositGen в комментарии к посту. буду признателен👍🏻
Записки CPU designer'a
Делюсь впечатлениями от доклада про поддержку Posit-вычислений в RISC-V процессорах. Расстроило, что для поддержки Posit инструкций просто смапили наборы F/D. То есть программа может работать, либо с IEEE-754, либо с Posit. Одновременно перегонять плавучку…
В контексте бесед о Posit и его поддержки на уровне расширения в ISA RISC-V рекомендую почитать эту статью (спасибо Doke за ссылку). Здесь разбирается "proposed XPosit RISC-V extension".
Тема для размышлений:
Напомню, что в Posit только 1 режим округления. Посмотрите на набор инструкций для поддержки расширения F - там 3 бита отведены под поле rm (rounding mode).
Как это можно/нужно обыграть на уровне проектирования Posit-extension?
Тема для размышлений:
Напомню, что в Posit только 1 режим округления. Посмотрите на набор инструкций для поддержки расширения F - там 3 бита отведены под поле rm (rounding mode).
Как это можно/нужно обыграть на уровне проектирования Posit-extension?
Тем временем мы кажется пропустили новость дня про Yadro и Imagination Technologies
"Imagination Technologies announces that its ultra-efficient BXM-4-64 GPU has been licensed by YADRO Microprocessors, a fabless IC design house, subsidiary of YADRO, a leader in enterprise server and storage solutions in the Russian market. The processor will be implemented in YADRO Microprocessors’ EL Construct T RISC-V based System-on-Chip (SoC), targeting enterprise tablet application and is expected to ship in 2023."
CPU от Syntacore
GPU от Imagination?
🧐🧐🧐
"Imagination Technologies announces that its ultra-efficient BXM-4-64 GPU has been licensed by YADRO Microprocessors, a fabless IC design house, subsidiary of YADRO, a leader in enterprise server and storage solutions in the Russian market. The processor will be implemented in YADRO Microprocessors’ EL Construct T RISC-V based System-on-Chip (SoC), targeting enterprise tablet application and is expected to ship in 2023."
CPU от Syntacore
GPU от Imagination?
🧐🧐🧐
Александр Редькин, генеральный директор Syntacore, войдёт в состав совета директоров RISC-V
"At this Premier level, Alexander Redkin, CEO and co-founder at Syntacore, will join the RISC-V Board of Directors."
"At this Premier level, Alexander Redkin, CEO and co-founder at Syntacore, will join the RISC-V Board of Directors."
на нашей фабричке...
Ого, Байкал оказывается купил 36% в CloudBear, питерском разработчике ядер RISC-V. Планируют уже сейчас закладывать эти ядра в качестве управляющих на новых процессорах Baikal L и S2
Октябрьские слухи подтвердились - Создатели «Байкалов» стали совладельцами CloudBEAR
CNews.ru
Создатели «Байкалов» стали совладельцами одного из сильнейших российских разработчиков процессорных ядер - CNews
Владельцы компании, разрабатывающей российские процессоры «Байкал» на тех или иных лицензируемых ядрах, купили...
Искал медь, а нашел золото
Принес вам ссылку на интересный канал. Отличное содержание и крутая подача материала.
Для интересующихся темой архитектуры процессора:
◽️Как работает КЭШ
◽️Числа с плавающей точкой
◽️Как работает Стек
Принес вам ссылку на интересный канал. Отличное содержание и крутая подача материала.
Для интересующихся темой архитектуры процессора:
◽️Как работает КЭШ
◽️Числа с плавающей точкой
◽️Как работает Стек
YouTube
КАК РАБОТАЕТ КЭШ ПРОЦЕССОРА | ОСНОВЫ ПРОГРАММИРОВАНИЯ
Как работает КЭШ?
Одна из важных частей всего компьютера, которая зачастую остается в тени, так как напрямую мы взаимодействовать с кэшем не можем.
Зато он весьма сильно влияет на скорость выполнения программ.
Как, что и почему - смотрим в видео.
ПЛЕЙЛИСТ…
Одна из важных частей всего компьютера, которая зачастую остается в тени, так как напрямую мы взаимодействовать с кэшем не можем.
Зато он весьма сильно влияет на скорость выполнения программ.
Как, что и почему - смотрим в видео.
ПЛЕЙЛИСТ…
На YouTube канале RISC-V International начали выкладывать записи докладов с RISC-V Summit 2021
Доклад от института вычислительной техники Китайской академии наук.
Успехи коллег из Китая впечатляют.
Удивил timeline разработки hp out-of-order CPU на Chisel. От первого коммита до тейпаута прошло чуть больше года.
Конечно я не знаю количественные характеристики на проекте по человеко-часам, но все равно впечатляет.
В докладе очень подробно расписаны подходы к perfomance modelling - вот тут таймкод. Про эмуляторы за миллионы долларов тоже упомянули.
Моделирование сложного CPU в составе которого многоуровневые кэши, протоколы когерентности, глубокие конвейеры, внеочередное исполнение команд, сложный предсказатель переходов, и.т.д. - отдельный технический челлендж.
В докладе рассмотрен подход к параллельной симуляции при помощи чекпоинтов. Подробнее про подводные камни такого подхода - смотри по ссылке выше.
Сам процессор полностью открыт, написан на Chisel. Исходники найти можно на git'e
Успехи коллег из Китая впечатляют.
Удивил timeline разработки hp out-of-order CPU на Chisel. От первого коммита до тейпаута прошло чуть больше года.
Конечно я не знаю количественные характеристики на проекте по человеко-часам, но все равно впечатляет.
В докладе очень подробно расписаны подходы к perfomance modelling - вот тут таймкод. Про эмуляторы за миллионы долларов тоже упомянули.
Моделирование сложного CPU в составе которого многоуровневые кэши, протоколы когерентности, глубокие конвейеры, внеочередное исполнение команд, сложный предсказатель переходов, и.т.д. - отдельный технический челлендж.
В докладе рассмотрен подход к параллельной симуляции при помощи чекпоинтов. Подробнее про подводные камни такого подхода - смотри по ссылке выше.
Сам процессор полностью открыт, написан на Chisel. Исходники найти можно на git'e
Сравнение векторных расширений RISC-V, ARM, AVX-512 на RISC-V General Member Meeting
Спасибо Дмитрию Кузнецову за наводку
Спасибо Дмитрию Кузнецову за наводку
Актуальный вопрос [особенно на фоне мирового дефицита чипов] от автора легендарного учебника по цифровой схемотехнике и архитектуре компьютера - Девида Паттерсона (либо вопрос от его тёзки).
Вопрос: когда снизится цена на чипы на базе RISC-V? Видимо вопрос адресован больше к SiFive.
Сейчас простейшая отладка на базе FE310 стоит порядка 20$
За отладку в форм-факторе Arduino придется отдать уже 40$
Всегда конечно есть разработчики из поднебесной - Longan с отладкой за 7.5$
Думаю последний вариант не особо интересен преподавателям в США😅
Вопрос: когда снизится цена на чипы на базе RISC-V? Видимо вопрос адресован больше к SiFive.
Сейчас простейшая отладка на базе FE310 стоит порядка 20$
За отладку в форм-факторе Arduino придется отдать уже 40$
Всегда конечно есть разработчики из поднебесной - Longan с отладкой за 7.5$
Думаю последний вариант не особо интересен преподавателям в США😅