텐렙 – Telegram
텐렙
16.8K subscribers
13K photos
185 videos
448 files
59K links
Ten Level (텐렙)

해당 채널의 게시물은 단순 의견 및 기록용도이고 매수-매도 등 투자권유를 의미하지 않습니다.
해당 게시물의 내용은 부정확할 수 있으며 매매에 따른 손실은 거래 당사자의 책임입니다.
해당 게시물의 내용은 어떤 경우에도 법적 근거로 사용될 수 없습니다.

후원링크
https://litt.ly/ten_level
Download Telegram
아이센스, 500억원 규모 CB 발행…CGM 설비 투자

불확실성 해소 아이센스(099190)는 송도2공장 연속혈당측정기(CGM) 자동화 생산라인 설비 투자를 위해 500억원 규모의 전환사채(CB)를 발행한다고 26일 밝혔다. 이번 CB 투자자는 한국투자파트너스, 에이티넘인베스트먼트, 안다자산운용 등 5곳이다. 전환가액은 1만9279원, 발행일은 오는 30일이다. 이번 CB 계약은 표면이자율 0.0% 책정(만기보장수익률 0.0%), 리픽싱은 최초 전환가격의 85~100%를 한도로 한다. 아이센스는 이번 CB 발행으로 확보한 자금의 대부분을 송도2공장의 CGM 자동화 생산라인 구축에 투입할 계획이다. 현재 생산능력 대비 10배 이상을 목표로 올해부터 3년간 순차적으로 시설 투자를 진행할 예정이다. 아이센스 관계자.......

#스톡홈즈 #leewangeun

📜📜📜본문보기📜📜📜
👍21🤣1
Forwarded from 루팡
TSMC는 CoWoS 패키징 기술을 업그레이드하고 2027년에 12개의 HBM4E 스택 120x120mm 칩을 출시할 계획

TSMC가 최근 북미 기술 세미나에서 SiP(시스템인패키지) 크기를 2배 이상 늘리고 초고성능 패키지화를 달성 할 수 있는 차세대 CoWoS 패키징 기술을 개발 중이라고 발표했다고 28일 보도했다. 120x120mm의 대형 패키지. 전력 소비는 킬로와트 수준에 도달할 수 있습니다.

TSMC의 공식 설명에 따르면 CoWoS 패키징 기술의 후속 기술로 만들어진 실리콘 인터포저의 크기는 포토마스크(레티클이라고도 함, 약 858제곱밀리미터)의 3.3배입니다.
CoWoS 패키징 기술 후속 제품은 논리 회로, 8개의 HBM3/HBM3E 메모리 스택, I/O 및 기타 칩(칩렛)을 최대 2831제곱밀리미터까지 패키징할 수 있으며 최대 기판 크기는 80×80mm입니다.

AMD의 Instinct MI300X와 Nvidia의 B200 모두 이 기술을 사용하는 것으로 알려졌습니다.

TSMC는 2026년 차세대 CoWoS_L을 생산할 계획이다. 실리콘 인터포저의 크기는 포토마스크의 5.5배에 달하며
최대 4719 평방 밀리미터로
논리 회로, HBM3/HBM3E 메모리 스택 12개,
I/O 및 기타 칩(칩렛)을 패키징할 수 있다.

TSMC도 2027년에도 CoWoS 패키징 기술을 지속적으로 추진해 실리콘 인터포저 크기를 포토마스크의 8배 이상으로 만들고, 6864제곱밀리미터의 공간을 제공하고, 4개의 스택 통합 시스템 칩(SoIC)을 패키징하고, 스택 및 추가 I/O 칩,12개의 HBM4 메모리를 패키징할 계획이다.

https://m.ithome.com/html/764695.htm
1👍1